特許
J-GLOBAL ID：200903021967903100
半導体装置,その製造方法,高周波電力増幅装置および無線通信装置
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平11-065253
公開番号（公開出願番号）：特開2000-260783
出願日： 1999年03月11日
公開日（公表日）： 2000年09月22日
要約：
【要約】 (修正有)【課題】 高速性の優れたヘテロ接合バイポーラトランジスタの提供。【解決手段】 半絶縁性GaAs基板の一面側にそれぞれ所定形状に順次重ねて形成されるサブコレクタ層2,コレクタ層3,ベース層4,エミッタ層(InGaP層)5およびエミッタキャップ層6を有するとともに、前記エミッタ層の周縁上にベース電極9の内端部分が重なりかつ前記ベース電極はベース電極下の前記エミッタ層の合金処理による合金層によって前記ベース層に電気的に接続される構造のヘテロ接合バイポーラトランジスタを有する半導体装置であって、前記エミッタ層は前記ベース層上に選択的に形成され、前記ベース電極は前記エミッタ層の周縁部分から前記ベース層に掛けて延在し、前記合金層は前記ベース層の途中深さにまで延在している。前記ベース層の縁は前記ベース電極の外縁よりも内側に位置している。
請求項（抜粋）：
半導体基板の一面側にそれぞれ所定形状に順次重ねて形成されるサブコレクタ層,コレクタ層,ベース層,エミッタ層およびエミッタキャップ層を有するとともに、前記エミッタ層の周縁上にベース電極の内端部分が重なりかつ前記ベース電極はベース電極下の前記エミッタ層の合金処理による合金層によって前記ベース層に電気的に接続される構造のヘテロ接合バイポーラトランジスタを有する半導体装置であって、前記エミッタ層は前記ベース層上に選択的に形成され、前記ベース電極は前記エミッタ層の周縁部分から前記ベース層に掛けて延在し、前記合金層は前記ベース層の途中深さにまで延在していることを特徴とする半導体装置。
IPC (4件)：
H01L 21/331
, H01L 29/73
, H01L 29/205
, H03F 3/60
H01L 29/72
, H03F 3/60
, H01L 29/205
5F003AP05
, 5F003BA92
, 5F003BB02
, 5F003BB05
, 5F003BB08
, 5F003BE05
, 5F003BF06
, 5F003BH01
, 5F003BH05
, 5F003BH07
, 5F003BH08
, 5F003BH93
, 5F003BH99
, 5F003BJ99
, 5F003BM02
, 5F003BM03
, 5F003BP95
, 5F003BS04
, 5F003BS08
, 5J067AA01
, 5J067AA41
, 5J067CA58
, 5J067CA65
, 5J067FA16
, 5J067HA06
, 5J067HA24
, 5J067HA25
, 5J067HA29
, 5J067KA00
, 5J067KA53
, 5J067KA55
, 5J067QA02
, 5J067QA04
, 5J067QS05
, 5J067SA14
