特許
J-GLOBAL ID：200903022771817210

半導体装置の製造方法および半導体製造装置

発明者：
黒澤 哲也

黒澤 哲也 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願2003-277591
公開番号（公開出願番号）：特開2005-045023
出願日： 2003年07月22日
公開日（公表日）： 2005年02月17日
要約：
【課題】特に薄型化された半導体ウエーハのダイシング時に生じるチッピングを抑制し、ダイシング工程からダイボンディング工程における半導体装置の不良発生率を低減する。【解決手段】半導体製造装置11は、半導体ウエーハ16から個片化された半導体素子をピックアップするピックアップ部12と、半導体素子の裏面部に体素子形状に応じて個片化された素子接着用フィルムを貼り付けるフィルム貼り付け部13と、半導体素子を半導体装置形成用基材上に接着する素子接着部14とを具備する。【選択図】図1
請求項（抜粋）：
表面部に素子領域が形成された半導体ウエーハから半導体素子を個片化しつつ、個片化された前記半導体素子を保持部材で保持された状態を形成する工程と、 前記個片化された半導体素子を前記保持部材からピックアップする工程と、 ピックアップされた前記半導体素子の裏面部に、前記半導体素子の形状に応じて個片化された素子接着用フィルムを貼り付ける工程と、 前記素子接着用フィルムを使用して、前記半導体素子を半導体装置形成用基材上に接着する工程と を具備することを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L21/52 ,  H01L21/301
FI (4件)：
H01L21/52 C ,  H01L21/52 G ,  H01L21/78 Y ,  H01L21/78 Q
Fターム (2件)：
5F047BA21 ,  5F047BB03
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (14件)
全件表示

前のページに戻る

TOP

BOTTOM