特許
J-GLOBAL ID：200903023582771885
炭化珪素半導体装置の製造方法とその製造方法によって製造される炭化珪素半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
和泉 良彦
公報種別：公開公報
出願番号（国際出願番号）：特願2002-271433
公開番号（公開出願番号）：特開2004-111614
出願日： 2002年09月18日
公開日（公表日）： 2004年04月08日
要約：
【課題】オフ時においてもゲート絶縁膜が絶縁破壊を起こすことがない、炭化珪素半導体装置の製造方法とその製造方法によって製造される炭化珪素半導体装置を提供すること。【解決手段】高濃度P+型SiC基板10上にP-型SiCエピタキシャル領域20が形成され、エピタキシャル領域20の所定領域には、N-型電界緩和領域30が形成され、N-型電界緩和領域30を含むP-型SiCエピタキシャル領域20上には、チャネル領域であるN-型エピタキシャル層(その一部分がチャネル領域130である)が形成され、このチャネル領域130に接続されて、N+型ソース領域50が配置され、また、N-型電界緩和領域30内にはN+型ドレイン領域40が配置されているSiC RESURF MOSFET を構成する。【選択図】 図1
請求項（抜粋）：
炭化珪素半導体基板に形成されるソース領域と、該ソース領域と同じ導電型の電界緩和領域と、該電界緩和領域内に形成される該ソース領域と同じ導電型のドレイン領域と、該ドレイン領域と接続して形成される該ソース領域と同じ導電型のチャネル領域と、該チャネル領域上にゲート絶縁膜を介して形成されるゲート電極と、を具備した炭化珪素半導体装置の製造方法において、
前記炭化珪素半導体基板の所定領域に、前記電界緩和領域を形成する第1の工程と、
前記第1の工程で形成された前記電界緩和領域を含む前記炭化珪素半導体基板の主表面上に、前記チャネル領域を部分として含む炭化珪素エピタキシャル層を形成する第2の工程と、
前記第2の工程で形成された前記炭化珪素エピタキシャル層上の所定領域を通して不純物を導入することによって、前記第1の工程で形成された前記電界緩和領域内及び前記第2の工程で形成された前記炭化珪素エピタキシャル層内に、前記ドレイン領域を形成する第3の工程と、
を少なくとも備えることを特徴とする炭化珪素半導体装置の製造方法。
IPC (1件)：
FI (1件)：
Fターム (21件)：
5F140AA25
, 5F140AC02
, 5F140AC21
, 5F140BA02
, 5F140BA16
, 5F140BB13
, 5F140BC12
, 5F140BE07
, 5F140BF01
, 5F140BF04
, 5F140BH15
, 5F140BH17
, 5F140BH30
, 5F140BH34
, 5F140BH47
, 5F140BH49
, 5F140BH50
, 5F140BK13
, 5F140BK21
, 5F140CC03
, 5F140CC12
