特許
J-GLOBAL ID：200903023691233249

メモリキャンセルメッセージを用いたシステムメモリ帯域幅の節約およびキャッシュコヒーレンシ維持

発明者：
ケラー,ジェイムズ・ビィ

ケラー,ジェイムズ・ビィ について


出願人/特許権者：
アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド

アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド について


代理人 (1件)： 深見 久郎 (外5名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-590062
公開番号（公開出願番号）：特表2002-533813
出願日： 1999年08月26日
公開日（公表日）： 2002年10月08日
要約：
【要約】マルチプロセッシングコンピュータシステム(10)においてヴィクティムブロック書込動作の間にシステムメモリ帯域幅を節約し、かつキャッシュコヒーレンシを維持する、メッセージ通信方式を記載する。ターゲットノード(72)はトランザクションに対応するメモリキャンセル応答を受取り、メモリキャンセル応答に応答して、トランザクションの処理を打切る。一実施例においては、トランザクションはヴィクティムブロック書込であり、メモリキャンセル応答はソースノード(70)から受取られる。別の実施例においては、トランザクションは読出動作であり、メモリキャンセル応答は読出動作によってアドレス指定されたデータの変更されたコピーを有する異なったノード(76)によって受取られる。
請求項（抜粋）：
トランザクションに対応するメモリキャンセル応答を送信するよう構成される第1の処理ノード(76;70)と、 前記第1の処理ノード(76;70)から前記メモリキャンセル応答を受取るよう結合される第2の処理ノード(72)とを含み、前記第2の処理ノード(72)は、前記メモリキャンセル応答に応答して前記トランザクションのさらなる処理を打切らせるよう構成される、コンピュータシステム。
IPC (5件)：
G06F 12/08 531 ,  G06F 12/08 501 ,  G06F 12/08 551 ,  G06F 12/08 575 ,  G06F 15/177 682
FI (5件)：
G06F 12/08 531 B ,  G06F 12/08 501 C ,  G06F 12/08 551 C ,  G06F 12/08 575 ,  G06F 15/177 682 J
Fターム (10件)：
5B005JJ01 ,  5B005KK03 ,  5B005KK13 ,  5B005MM01 ,  5B005PP11 ,  5B005PP21 ,  5B045BB11 ,  5B045BB31 ,  5B045DD12 ,  5B045DD13
引用特許：
審査官引用 (23件)
全件表示

前のページに戻る

TOP

BOTTOM