特許
J-GLOBAL ID：200903024721816461
メモリセル及び半導体集積回路装置
発明者：
出願人/特許権者：
代理人 (1件)：
工藤 実
公報種別：公開公報
出願番号（国際出願番号）：特願2005-008382
公開番号（公開出願番号）：特開2006-196124
出願日： 2005年01月14日
公開日（公表日）： 2006年07月27日
要約：
【課題】書き込み動作を更に高速化することができるメモリセルを提供すること。 【解決手段】本発明のメモリセル(1)は、フリップフロップを構成するように入力端と出力端(QT)(QB)がクロスに接続された第1及び第2インバータ(11)(21)を含み、ワード線(WLj)に接続されたメモリセル部(5)と、前記ワード線(WLj)が駆動されたとき、前記第1及び第2インバータ(11)(21)への入力信号に係わらず電源(VDD)と前記第1及び第2インバータ(11)(21)の出力端(QT)(QB)との間の電流路を遮断するスイッチ部(6)とを具備している。このように、電源(VDD)と前記第1及び第2インバータ(11)(21)の出力端(QT)(QB)との間の電流路を遮断することで、書き込み動作をさらに高速化させる。 【選択図】図5
請求項（抜粋）：
フリップフロップを構成するように入力端と出力端がクロスに接続された第1及び第2インバータを含み、ワード線に接続されたメモリセル部と、
前記ワード線が駆動されたとき、前記第1及び第2インバータへの入力信号に係わらず電源と前記第1及び第2インバータの出力端との間の電流路を遮断するスイッチ部と
を具備するメモリセル。
IPC (2件)：
FI (2件)：
G11C11/40 301
, G11C11/40 Z
5B015HH03
, 5B015JJ21
, 5B015KA13
出願人引用 (6件)
-
ゲートアレイ
公報種別：公開公報
出願番号：特願平5-240103
出願人：テキサスインスツルメンツインコーポレイテツド
-
半導体装置
公報種別：公開公報
出願番号：特願2000-245519
出願人：株式会社日立製作所
-
半導体記憶装置
公報種別：公開公報
出願番号：特願2000-215452
出願人：三菱電機株式会社
全件表示
審査官引用 (3件)
前のページに戻る
