特許
J-GLOBAL ID：200903024913072580

半導体装置の製造方法

発明者：
角 博文

角 博文 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平10-117974
公開番号（公開出願番号）：特開平11-312803
出願日： 1998年04月28日
公開日（公表日）： 1999年11月09日
要約：
【要約】【課題】 ゲート電極の表面層にシート抵抗の低いシリサイド層を形成することができる半導体装置の製造方法を提要する。【解決手段】 半導体基板1上にゲート絶縁膜3を介して多結晶シリコン膜4を形成する。多結晶シリコン膜4にホウ素イオンを導入する。多結晶シリコン膜4及びゲート絶縁膜3をパターニングしてゲート電極4a,4bを形成する。ゲート電極4aにn型の不純物イオンを導入し、ゲート電極4aをn型にする。ゲート電極4a,4bの側壁にサイドウォールを形成した後、ゲート電極4a,4bの表面を薬液処理することによって、ゲート電極4a,4bの表面の自然酸化膜を除去する。ゲート電極4aを覆う状態で半導体基板1上に金属膜を形成した後、金属膜とゲート電極4a,4bとを反応させてゲート電極4a,4bの表面層にシリサイド層10を形成する。
請求項（抜粋）：
半導体基板上にゲート絶縁膜を形成し、当該ゲート絶縁膜上に多結晶シリコン膜を形成する第1工程と、前記多結晶シリコン膜にホウ素イオンまたはホウ素を含有する化合物イオンを導入する第2工程と、前記多結晶シリコン膜及び前記ゲート絶縁膜をパターニングしてゲート電極を形成する第3工程と、前記ゲート電極にn型の不純物イオンを導入し、当該ゲート電極をn型にする第4工程と、前記ゲート電極の側壁にサイドウォールを形成する第5工程と、前記ゲート電極の表面を薬液処理することによって、当該ゲート電極の表面の自然酸化膜を除去する第6工程と、前記ゲート電極を覆う状態で前記半導体基板上に金属膜を形成した後、当該金属膜と前記ゲート電極とを反応させて当該ゲート電極の表面層にシリサイド層を形成する第7工程と、を行うことを特徴とする半導体装置の製造方法。
IPC (5件)：
H01L 29/78 ,  H01L 21/28 301 ,  H01L 21/768 ,  H01L 21/8238 ,  H01L 27/092
FI (5件)：
H01L 29/78 301 G ,  H01L 21/28 301 T ,  H01L 21/90 C ,  H01L 27/08 321 D ,  H01L 27/08 321 E
引用特許：
審査官引用 (10件)
全件表示

前のページに戻る

TOP

BOTTOM