特許
J-GLOBAL ID：200903029952017210

半導体装置とその製造方法

発明者：
三浦 寿良

三浦 寿良 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願2005-307176
公開番号（公開出願番号）：特開2007-115972
出願日： 2005年10月21日
公開日（公表日）： 2007年05月10日
要約：
【課題】強誘電体キャパシタが備えるキャパシタ誘電体膜の結晶性を向上させることが可能な半導体装置とその製造方法を提供すること。【解決手段】シリコン基板10と、シリコン基板10上に形成された第1絶縁膜20と、第1絶縁膜20の第1コンタクトホール20a内に形成された第1導電性プラグ25と、第1導電性プラグ25とその周囲の第1絶縁膜20上に形成され、上面が平坦な下地導電膜30と、下地導電膜30の上に形成された結晶性導電膜31と、結晶性導電膜31の上に、下部電極33a、強誘電体材料よりなるキャパシタ誘電体膜34a、及び上部電極35aを順に積層して形成されたキャパシタQとを有する半導体装置による。【選択図】図11
請求項（抜粋）：
半導体基板と、 前記半導体基板の表層に形成された不純物拡散領域と、 前記半導体基板上に形成され、前記不純物拡散領域の上にホールを備えた絶縁膜と、 前記ホール内に形成されて前記不純物拡散領域と電気的に接続された導電性プラグと、 前記導電性プラグ上とその周囲の前記絶縁膜上に形成され、上面が平坦な下地導電膜と、 前記下地導電膜の上に形成された結晶性導電膜と、 前記結晶性導電膜の上に、下部電極、強誘電体材料よりなるキャパシタ誘電体膜、及び上部電極を順に積層して形成されたキャパシタと、 を有することを特徴とする半導体装置。
IPC (2件)：
H01L 21/824 ,  H01L 27/105
FI (1件)：
H01L27/10 444B
Fターム (20件)：
5F083AD21 ,  5F083FR02 ,  5F083JA15 ,  5F083JA17 ,  5F083JA36 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083JA45 ,  5F083JA56 ,  5F083MA05 ,  5F083MA06 ,  5F083MA17 ,  5F083MA20 ,  5F083PR03 ,  5F083PR05 ,  5F083PR21 ,  5F083PR33 ,  5F083PR34
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM