特許
J-GLOBAL ID:200903031964888190
集積回路
発明者:
,
,
,
,
,
出願人/特許権者:
代理人 (1件):
丸山 隆夫
公報種別:公開公報
出願番号(国際出願番号):特願2007-042888
公開番号(公開出願番号):特開2008-205403
出願日: 2007年02月22日
公開日(公表日): 2008年09月04日
要約:
【課題】信号入出力用電極を備えた集積回路において、電極に発生する寄生容量による高周波伝送特性の悪化を低減する。【解決手段】誘電体層2内のパッド電極6を構成する導体層5のパターン直下において、各導体層4a〜4eには、スパイラルインダクタを構成する配線が形成されており、各配線が配線に沿って形成されたビアホール10b〜10eで互いに接続されることにより、一つのインダクタ素子9が構成されており、インダクタ素子9の両端はそれぞれビアホール10aと10fとによって、導体層3及び導体層5にそれぞれ接続されている。【選択図】図1
請求項(抜粋):
第1の誘電体層の一方の面に形成された第1の導体層と、他方の面に形成された第2の導体層とを有する集積回路であって、
前記第1の誘電体層の内部には、前記第1の導体層に形成された信号入出力用電極パターンの直下に第1のインダクタ素子を構成する第3の導体層が形成されており、
前記第1のインダクタ素子の両端のそれぞれが、第1及び第2のビアホールによって前記電極パターンと前記第2の導体層とに接続されることによって、前記第1から第3の各導体層の間で形成される容量と、前記第1のインダクタ素子とが並列共振回路を形成していることを特徴とする集積回路。
IPC (6件):
H01L 21/822
, H01L 27/04
, H01F 27/00
, H01F 17/00
, H03H 5/02
, H03H 7/01
FI (6件):
H01L27/04 L
, H01F15/00 D
, H01F17/00 B
, H01L27/04 C
, H03H5/02
, H03H7/01 A
Fターム (22件):
5E070AA05
, 5E070CB12
, 5E070CB17
, 5F038AC04
, 5F038AC05
, 5F038AC07
, 5F038AC17
, 5F038AC19
, 5F038AZ02
, 5F038AZ04
, 5F038BE07
, 5F038CA02
, 5F038CA05
, 5F038CA10
, 5F038CA16
, 5F038EZ20
, 5J024AA10
, 5J024CA04
, 5J024DA04
, 5J024DA21
, 5J024DA29
, 5J024DA35
引用特許:
出願人引用 (2件)
-
半導体デバイス
公報種別:公開公報
出願番号:特願平11-005911
出願人:ルーセントテクノロジーズインコーポレーテッド
-
集積素子
公報種別:公開公報
出願番号:特願2005-014866
出願人:国立大学法人北海道大学
審査官引用 (6件)
全件表示
前のページに戻る