特許
J-GLOBAL ID：200903033960066783

半導体装置の製造方法

発明者：
松 村 剛

松 村 剛 について

, 
冨 田 寛

冨 田 寛 について

, 
魚 住 宜 弘

魚 住 宜 弘 について

, 
桜 井 宏 紀

桜 井 宏 紀 について

, 
吉 水 康 人

吉 水 康 人 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (5件)： 吉武 賢次 ,  橘谷 英俊 ,  佐藤 泰和 ,  吉元 弘 ,  川崎 康
公報種別：公開公報
出願番号（国際出願番号）：特願2005-358703
公開番号（公開出願番号）：特開2007-165514
出願日： 2005年12月13日
公開日（公表日）： 2007年06月28日
要約：
【課題】特性にばらつきが生じることを抑制して歩留まりを向上させることができる半導体装置の製造方法を提供する。【解決手段】半導体基板10上に膜40を形成するステップと、膜40上に、所定のパターンを有するマスクを形成するステップと、マスクを用いて、膜40又は半導体基板10にエッチングを行うステップと、第1級乃至第4級アミンのうちの少なくとも1つと、フッ素とを含む薬液によって処理を行うステップとを備える。【選択図】図6
請求項（抜粋）：
半導体基板上に膜を形成するステップと、 前記膜上に、所定のパターンを有するマスクを形成するステップと、 前記マスクを用いて、前記膜又は前記半導体基板にエッチングを行うステップと、 第1級乃至第4級アミンのうちの少なくとも1つと、フッ素とを含む薬液によって処理を行うステップと を備えることを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/320 ,  H01L 21/304
FI (3件)：
H01L21/88 B ,  H01L21/304 647A ,  H01L21/304 647Z
Fターム (56件)：
5F033HH03 ,  5F033HH07 ,  5F033HH08 ,  5F033HH11 ,  5F033HH15 ,  5F033HH18 ,  5F033HH19 ,  5F033HH21 ,  5F033JJ03 ,  5F033JJ04 ,  5F033JJ07 ,  5F033JJ08 ,  5F033JJ11 ,  5F033JJ15 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ21 ,  5F033KK01 ,  5F033KK03 ,  5F033KK07 ,  5F033KK08 ,  5F033KK15 ,  5F033KK18 ,  5F033KK19 ,  5F033KK21 ,  5F033MM01 ,  5F033MM02 ,  5F033MM08 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP15 ,  5F033PP27 ,  5F033PP33 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ20 ,  5F033QQ28 ,  5F033QQ35 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ92 ,  5F033QQ94 ,  5F033QQ96 ,  5F033RR01 ,  5F033RR04 ,  5F033RR11 ,  5F033RR21 ,  5F033RR29 ,  5F033TT02 ,  5F033WW00 ,  5F033XX01 ,  5F033XX09 ,  5F033XX21
引用特許：
出願人引用 (1件) 審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM