インターリーブ・リード及びプログラム・ケーパビリティを有する改良された集積回路記憶装置、及びその操作方法

発明者： ,
出願人/特許権者：
代理人 (1件)：中村稔 (外9名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-323852
公開番号（公開出願番号）：特開2002-197879
出願日： 2001年10月22日
公開日（公表日）： 2002年07月12日
要約：

【要約】 (修正有)【課題】ギャップなしで、データのページを連続的にリードまたはプログラムするケーパビリティを有する、改良された集積記憶回路、及びその操作方法を提供する。【解決手段】不揮発性半導体メモリは、複数のサブページにグループ化された複数のページ・バッファを含む。各ページ・バッファは、第1のカラム・デコーダ回路を通して対応ビット・ラインに接続されかつ第2のカラム・デコーダ回路を通して一つの対応出力バッファに接続される。この構成は、第2のサブページのページ・バッファへビット・ライン・データをラッチすると同時に、周辺制御回路に出力バッファへ第1のサブページのページ・バッファに記憶されたデータをチェック・アウトさせる。従って、同時に異なるサブページのページ・バッファ・データを読み取りかつ更新ができる。プログラミングの間中、開始及び終了アドレス間に配置されたサブページだけが成功裏にプログラムされる。

請求項（抜粋）：

対応する複数のワード・ライン、及び複数のビット・ラインに電気的に接続されたメモリ・セルの複数のサブページで構成されたメモリ・セルのページと;前記複数のビット・ラインに接続された前記メモリ・セルから読み取られるデータを記憶するための、該複数のビット・ラインに電気的に接続された複数のサブページ・バッファと;I/Oデータ・バッファと;それに接続されたメモリ・セルを有する複数の非隣接ビット・ラインを備え、サブページのそれぞれの該ビット・ラインが別のサブページのビット・ラインとインターリーブしている、各サブページと;及び第2のサブページ・バッファから前記I/Oデータ・バッファにデータを同時に読み取る間に、メモリ・セルの第1のサブページから関連付けられた第1のサブページ・バッファにデータに読み取るべくリード・オペレーションを起動するための、前記複数のサブページ・バッファに接続されたリード・コントローラ回路とを備えていることを特徴とする集積回路記憶装置。

IPC (2件)：

G11C 16/02 , G11C 16/06

FI (6件)：

G11C 17/00 613 , G11C 17/00 634 Z , G11C 17/00 634 G , G11C 17/00 611 Z , G11C 17/00 634 C , G11C 17/00 634 A

Fターム (9件)：

5B025AA03 , 5B025AB01 , 5B025AC01 , 5B025AD02 , 5B025AD04 , 5B025AD05 , 5B025AD06 , 5B025AD15 , 5B025AE05

引用特許：

審査官引用 (7件)

半導体記憶装置
公報種別：公開公報出願番号：特願平5-203570 出願人：株式会社日立製作所
不揮発性半導体メモリ
公報種別：公開公報出願番号：特願平7-329281 出願人：三星電子株式会社
不揮発性半導体記憶装置
公報種別：公開公報出願番号：特願平4-157831 出願人：株式会社東芝

全件表示

前のページに戻る