特許
J-GLOBAL ID:200903035932764036

半導体装置及びその駆動方法

発明者:
出願人/特許権者:
代理人 (1件): 前田 弘 (外7名)
公報種別:公開公報
出願番号(国際出願番号):特願2002-021228
公開番号(公開出願番号):特開2003-224193
出願日: 2002年01月30日
公開日(公表日): 2003年08月08日
要約:
【要約】【課題】 回路規模の増大及び素子面積の増大を抑制しつつ、高速動作と静止電源電流の低減とが図られた半導体装置を提供する。【解決手段】 半導体装置は、SOI基板上に設けられたMOSFET回路2と、MOSFET回路2に電源電圧V2を供給する電源回路部1と、電源回路部1に制御信号Scnt1を供給して電源電圧V2を制御する電源電圧制御回路3とを備えている。これにより、MOSFET回路2の動作時には電源電圧V2を高電圧にして高速動作させ、MOSFET回路2の動作停止時には電源電圧V2を低電圧として静止電源電流を低減することができる。加えて、動作停止時にも低電圧を供給するので、MOSFET回路2に揮発的に記憶されたデータの保持も図られる。
請求項(抜粋):
SOI基板と、上記SOI基板上に設けられ、MISFETを有する第1の回路と、上記第1の回路に、上記第1の回路の通常動作用電圧と上記通常動作用電圧より低いデータ保持用電圧とを供給する機能を有する第1の電源回路部とを備えた半導体装置。
IPC (11件):
H01L 21/822 ,  G05F 1/56 310 ,  G05F 1/56 ,  H01L 21/8238 ,  H01L 27/04 ,  H01L 27/08 331 ,  H01L 27/092 ,  H01L 27/10 461 ,  H01L 29/786 ,  H03K 19/00 ,  H03K 19/0948
FI (9件):
G05F 1/56 310 E ,  G05F 1/56 310 K ,  H01L 27/08 331 E ,  H01L 27/10 461 ,  H03K 19/00 A ,  H01L 27/04 B ,  H01L 27/08 321 L ,  H01L 29/78 614 ,  H03K 19/094 B
Fターム (70件):
5F038BB04 ,  5F038BB08 ,  5F038EZ06 ,  5F038EZ08 ,  5F038EZ20 ,  5F048AA00 ,  5F048AA01 ,  5F048AB01 ,  5F048AB04 ,  5F048AC04 ,  5F048BA16 ,  5F048BB11 ,  5F048BG07 ,  5F083GA01 ,  5F083GA06 ,  5F083GA09 ,  5F083HA02 ,  5F083ZA08 ,  5F083ZA12 ,  5F083ZA14 ,  5F110AA01 ,  5F110AA09 ,  5F110AA15 ,  5F110BB04 ,  5F110BB06 ,  5F110BB07 ,  5F110BB08 ,  5F110BB13 ,  5F110CC02 ,  5F110DD05 ,  5F110DD22 ,  5F110FF02 ,  5F110GG02 ,  5F110NN62 ,  5F110NN71 ,  5F110NN72 ,  5F110NN74 ,  5H430BB01 ,  5H430BB05 ,  5H430BB09 ,  5H430BB11 ,  5H430CC06 ,  5H430EE06 ,  5H430EE09 ,  5H430EE12 ,  5H430FF01 ,  5H430FF13 ,  5H430GG05 ,  5H430GG17 ,  5H430HH03 ,  5H430JJ07 ,  5J056AA00 ,  5J056BB02 ,  5J056BB17 ,  5J056BB18 ,  5J056BB51 ,  5J056CC00 ,  5J056CC03 ,  5J056CC10 ,  5J056DD13 ,  5J056DD29 ,  5J056DD51 ,  5J056DD55 ,  5J056EE06 ,  5J056EE08 ,  5J056FF06 ,  5J056GG09 ,  5J056KK01 ,  5J056KK02 ,  5J056KK03
引用特許:
審査官引用 (10件)
全件表示

前のページに戻る