特許
J-GLOBAL ID:200903036779578860

半導体素子の配線と半導体素子及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 笹島 富二雄 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-327601
公開番号(公開出願番号):特開平11-220130
出願日: 1998年11月18日
公開日(公表日): 1999年08月10日
要約:
【要約】【課題】n 型チャンネルトランジスタ及びp 型チャンネルトランジスタのゲート電極を同時に一挙に形成する半導体素子の製造方法を提供する。【解決手段】半導体基板11の上面の一部に形成された第2絶縁膜(ゲート酸化膜)上に、サンドイッチ状に構成された2個以上の相異なる物質からなる配線13を形成し、該配線13の両方側であって半導体基板11の他の上面に不純物ドーピング層のソース/ドレイン14を形成して、半導体素子を完成する。
請求項(抜粋):
半導体基板の上面所定部位に形成された絶縁膜と、該絶縁膜の上面に二つ以上の相異なる物質が水平方向に相互に接触して形成されることを特徴とする半導体素子の配線。
IPC (3件):
H01L 29/78 ,  H01L 21/28 301 ,  H01L 21/3205
FI (4件):
H01L 29/78 301 G ,  H01L 21/28 301 D ,  H01L 21/88 A ,  H01L 21/88 Q
引用特許:
審査官引用 (10件)
全件表示

前のページに戻る