特許
J-GLOBAL ID：200903038033801559
半導体メモリ素子のキャパシタ及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
瀬谷 徹 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-199268
公開番号（公開出願番号）：特開2001-053254
出願日： 2000年06月30日
公開日（公表日）： 2001年02月23日
要約：
【要約】【目的】 本発明は、リーク電流の発生が少なくて高誘電率を持つ誘電体膜を備える半導体素子のキャパシタを提供する。【構成】 本発明は、半導体基板上に下部電極が形成される。下部電極表面は自然酸化膜の発生を阻止するように表面処理される。下部電極上に誘電体として、(TaO)1-x(TiO)N膜が蒸着される。その後、(TaO)1-x(TiO)N膜を結晶化させる為に熱処理工程が行われる。次に、(TaO)1-x(TiO)N膜上に上部電極が形成される。
請求項（抜粋）：
半導体メモリ素子のキャパシタであって、下部電極;前記下部電極上に形成される誘電体膜;及び、前記誘電体膜上に形成される上部電極を含み、前記誘電体膜は(TaO)1-x(TiO)N膜であることを特徴とする、半導体メモリ素子のキャパシタ。
IPC (3件)：
H01L 27/108
, H01L 21/8242
, C23C 16/40
H01L 27/10 651
, C23C 16/40
, H01L 27/10 621 C
