特許
J-GLOBAL ID：200903038233586687

半導体装置

発明者：
高下 正勝

高下 正勝 について

, 
角 保人

角 保人 について

, 
泉沢 優

泉沢 優 について

, 
大田 浩史

大田 浩史 について

, 
齋藤 渉

齋藤 渉 について

, 
小野 昇太郎

小野 昇太郎 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (2件)： 伊丹 勝 ,  田村 和彦
公報種別：公開公報
出願番号（国際出願番号）：特願2007-165797
公開番号（公開出願番号）：特開2009-004668
出願日： 2007年06月25日
公開日（公表日）： 2009年01月08日
要約：
【課題】スーパージャンクション構造の半導体装置の耐圧を向上させる。【解決手段】半導体基板上に柱状の第1導電型の第1の半導体層と第2導電型の第2の半導体層とが、交互に周期的に形成されたピラー構造のドリフト層を有する半導体装置であって、半導体装置の中心領域に第1の半導体層と第2の半導体層とにより構成されるトランジスタが複数配列されている素子領域と、素子領域の周辺であって、トランジスタが形成されていない終端領域を有し、終端領域におけるドリフト層のキャリアライフタイムが、素子領域におけるドリフト層のキャリアライフタイムの1/5以下であることを特徴とする半導体装置を提供することにより上記課題を解決する。【選択図】図1
請求項（抜粋）：
半導体基板上に柱状の第1導電型の第1の半導体層と第2導電型の第2の半導体層とが交互に周期的に形成されたピラー構造のドリフト層を有する半導体装置であって、 前記半導体装置の中心領域に前記第1の半導体層と前記第2の半導体層とにより構成されるトランジスタが複数配列されている素子領域と、前記素子領域の周辺であって、前記トランジスタが形成されていない終端領域を有し、 前記終端領域における前記ドリフト層の抵抗値が、前記素子領域における前記ドリフト層の抵抗値よりも高く、且つ不純物濃度で決まる抵抗値よりも高くされていることを特徴とする半導体装置。
IPC (4件)：
H01L 29/78 ,  H01L 21/336 ,  H01L 29/06 ,  H01L 29/861
FI (10件)：
H01L29/78 652H ,  H01L29/78 658H ,  H01L29/78 652P ,  H01L29/78 658E ,  H01L29/78 658Z ,  H01L29/78 658A ,  H01L29/06 301D ,  H01L29/06 301G ,  H01L29/06 301F ,  H01L29/91 J
引用特許：
出願人引用 (2件) 審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM