特許
J-GLOBAL ID：200903038386843581
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
高橋 敬四郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-053874
公開番号（公開出願番号）：特開2003-258201
出願日： 2002年02月28日
公開日（公表日）： 2003年09月12日
要約：
【要約】【課題】 強誘電体キャパシタ構造を効率的にエッチングすることのできる半導体装置の製造方法を提供する。垂直に近い側壁を有する強誘電体キャパシタ構造を、ドライエッチングを用いて形成することのできる半導体装置の製造法を提供する【解決手段】 半導体装置の製造方法は、(a)絶縁表面内にコンタクト用導電表面を露出した半導体基板上に酸素バリア導電層、下部電極層、強誘電体層、上部電極層を積層する工程と、(b)前記上部電極層上に第1層、第2層を含むハードマスクを形成する工程と、(c)前記ハードマスクをエッチングマスクとして、プラズマエッチングにより前記上部電極層、強誘電体層、下部電極層、酸素バリア導電層をエッチングしてキャパシタ構造を形成する工程と、を含む。
請求項（抜粋）：
(a)絶縁表面内にコンタクト用導電表面を露出した半導体基板上に酸素バリア導電層、下部電極層、強誘電体層、上部電極層を積層する工程と、(b)前記上部電極層上に第1層、第2層を含むハードマスクを形成する工程と、(c)前記ハードマスクをエッチングマスクとして、プラズマエッチングにより前記上部電極層、強誘電体層、下部電極層、酸素バリア導電層をエッチングしてキャパシタ構造を形成する工程と、を含む半導体装置の製造方法。
Fターム (13件)：
5F083FR02
, 5F083JA15
, 5F083JA17
, 5F083JA38
, 5F083JA39
, 5F083JA40
, 5F083JA43
, 5F083JA45
, 5F083MA06
, 5F083MA17
, 5F083NA01
, 5F083NA08
, 5F083PR03
出願人引用 (8件)
全件表示
審査官引用 (7件)
全件表示
前のページに戻る
