半導体装置及びその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：鈴江武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-027208
公開番号（公開出願番号）：特開2000-223709
出願日： 1999年02月04日
公開日（公表日）： 2000年08月11日
要約：

【要約】【課題】ソース/ドレイン領域の間に高抵抗の電流経路を生じさせない半導体装置及びその製造方法を提供する。【解決手段】シリコン基板1と、シリコン基板1上に選択的に互いに分離して形成されたソース/ドレイン領域10と、ソースとドレインの間に形成されたチャネル領域として動作する半導体膜13と、半導体膜13上にゲート絶縁膜14を介して形成された金属膜16とを具備したMOSFETであって、半導体膜13とソース/ドレイン領域10との境界面で、半導体膜13の上面の高さはソース/ドレイン領域10の上面の高さよりも低く形成される。

請求項（抜粋）：

半導体基板と、この半導体基板上に選択的に互いに分離して形成されたソース領域及びドレイン領域と、前記半導体基板上であって前記ソース領域及びドレイン領域の間に形成されたチャネル領域と、このチャネル領域の上にゲート絶縁膜を介して形成されたゲート電極とを具備した半導体装置であって、前記チャネル領域と前記ソース領域の境界面、および前記チャネル領域と前記ドレイン領域の境界面で、該チャネル領域上面の高さは該ソース領域及びドレイン領域の高さよりも低く形成されてなることを特徴とする半導体装置。

FI (2件)：

H01L 29/78 301 S , H01L 29/78 301 H

Fターム (22件)：

5F040DA22 , 5F040DC01 , 5F040EC04 , 5F040EC08 , 5F040EC10 , 5F040ED03 , 5F040ED04 , 5F040ED07 , 5F040EE01 , 5F040EE04 , 5F040EE05 , 5F040EF02 , 5F040EF11 , 5F040EM02 , 5F040FA01 , 5F040FA04 , 5F040FA05 , 5F040FA07 , 5F040FC00 , 5F040FC06 , 5F040FC09 , 5F040FC22

引用特許：

審査官引用 (7件)

半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平3-212104 出願人：富士通株式会社
半導体装置の製造方法
公報種別：公開公報出願番号：特願平8-133884 出願人：ソニー株式会社
絶縁ゲート電界効果トランジスタ
公報種別：公開公報出願番号：特願平5-134920 出願人：テキサスインスツルメンツインコーポレイテツド

全件表示

前のページに戻る