特許
J-GLOBAL ID:200903039458818591
成膜方法及び装置
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
長谷川 芳樹 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-308668
公開番号(公開出願番号):特開2000-138190
出願日: 1998年10月29日
公開日(公表日): 2000年05月16日
要約:
【要約】【課題】 形成したバリアメタル膜が自然酸化等の影響を受けないよう、バリアメタル膜形成後に、金属膜の成膜を行うことができる成膜方法及び装置を提供すること。【解決手段】 上記目的を達成するために、本発明は、被処理体W上にバリアメタル膜3を形成した後、金属膜4,5を形成する成膜方法において、バリアメタル膜3の形成から金属膜4,5の形成までの一連の処理を大気から遮断した環境下で行うことを特徴としている。より具体的には、バリアメタル膜3の形成をスパッタリング装置等の第1装置14で行い、金属膜4,5の形成を別の装置16,26で行うこととし、且つまた、被処理体Wの搬送を、大気から遮断された搬送路12,28,36を通して行うことを特徴としている。
請求項(抜粋):
被処理体上にバリアメタル膜を形成した後、金属膜を形成する成膜方法において、前記バリアメタル膜の形成から前記金属膜の形成までの一連の処理を大気から遮断した環境下で行う成膜方法。
IPC (3件):
H01L 21/288
, H01L 21/285 301
, H01L 21/3205
FI (3件):
H01L 21/288 Z
, H01L 21/285 301 R
, H01L 21/88 R
Fターム (21件):
4M104BB04
, 4M104BB17
, 4M104BB30
, 4M104BB32
, 4M104CC01
, 4M104DD37
, 4M104DD43
, 4M104DD51
, 4M104HH16
, 5F033JJ11
, 5F033JJ21
, 5F033JJ31
, 5F033JJ33
, 5F033KK11
, 5F033NN06
, 5F033NN07
, 5F033PP06
, 5F033PP15
, 5F033PP26
, 5F033QQ98
, 5F033XX09
引用特許:
審査官引用 (11件)
-
埋め込み導電層の形成方法
公報種別:公開公報
出願番号:特願平7-224954
出願人:富士通株式会社
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願平4-119462
出願人:日本電気株式会社
-
特開昭63-125681
全件表示
前のページに戻る