特許
J-GLOBAL ID：200903040460324383
半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
速水 進治
公報種別：公開公報
出願番号（国際出願番号）：特願2005-023049
公開番号（公開出願番号）：特開2006-210777
出願日： 2005年01月31日
公開日（公表日）： 2006年08月10日
要約：
【課題】大電流、低抵抗で、温度変化時の耐久性を向上させる。【解決手段】セラミック多層配線基板120と、セラミック多層配線基板120のチップ搭載領域にフリップ接続されたシリコンチップ110と、セラミック多層配線基板120のシリコンチップ110が搭載される側に設けられた外部接続バンプ161および外部接続バンプ163と、を有する。シリコンチップ110は、表面電極109と裏面電極117と、を有する。セラミック多層配線基板120は、導電材料により構成される配線層を有し、配線層は、セラミック多層配線基板120の表面および内部に設けられた多層配線層を構成する。そして、シリコンチップ110の表面電極109と、外部接続バンプ163および外部接続バンプ161とが、多層配線層中の多層配線を介して電気的に接続される。実装基板にバンプ161,163と裏面電極117が電気的に接続される。【選択図】図2
請求項（抜粋）：
絶縁基板と、
前記絶縁基板のチップ搭載領域にフリップ接続された半導体チップと、
前記絶縁基板の前記半導体チップが搭載される側に設けられた外部実装端子と、
を有し、
前記半導体チップが、当該半導体チップの素子形成面に設けられた表面電極と、裏面に設けられた裏面電極と、を有し、
前記絶縁基板が、導電材料により構成される配線層を有し、
前記配線層が、前記絶縁基板の表面および内部に設けられた多層配線層を構成し、
前記半導体チップの前記表面電極と、前記外部実装端子とが、前記多層配線層中の多層配線を介して電気的に接続されることを特徴とする半導体装置。
IPC (1件)：
FI (2件)：
H01L23/12 501S
, H01L23/12 501B
出願人引用 (1件)
審査官引用 (9件)
全件表示
前のページに戻る
