特許
J-GLOBAL ID：200903041938751980

半導体装置の製造方法と半導体装置

発明者：
土明 正勝

土明 正勝 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-168760
公開番号（公開出願番号）：特開2002-368008
出願日： 2001年06月04日
公開日（公表日）： 2002年12月20日
要約：
【要約】【課題】 ソース・ドレイン上にシリサイド層を形成したMOSFET構造で、浅いソース・ドレイン接合位置を保ちつつ、且つ接合リークを低く抑える。【解決手段】 シリコン基板100の表面部にゲート電極300を挟んで形成されるソース・ドレイン領域の上部にシリサイド層を有し、ソース・ドレイン領域のゲート電極300に近い部分が浅い拡散層111,112で、その外側が深い拡散層121,122であるMOSFET構造の半導体装置の製造方法において、ソース・ドレイン領域を構成する深い拡散層121,122のゲート電極側近傍に、ゲート側部から一部露出した酸化膜401,402を介して自己整合的にAsをイオン注入し、次いで露出部分の酸化膜401,402を除去した後にソース・ドレイン領域上にCo膜を堆積し、次いで熱処理を施してCo膜をシリサイド化する。
請求項（抜粋）：
シリコン基板の表面部にゲート電極を挟んで形成されるソース・ドレイン領域の上部にシリサイド層を有するMOSFET構造の半導体装置の製造方法であって、前記ソース・ドレイン領域の表面の少なくとも一部に、酸化膜を介して所定のイオンを注入する工程と、次いで前記ソース・ドレイン領域上に金属膜を堆積する工程と、次いで熱処理を施して前記金属膜をシリサイド化する工程と、を含むことを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/336 ,  H01L 29/78
Fターム (27件)：
5F140AA13 ,  5F140AA21 ,  5F140AA24 ,  5F140BA01 ,  5F140BF04 ,  5F140BF11 ,  5F140BF18 ,  5F140BF24 ,  5F140BG09 ,  5F140BG12 ,  5F140BG14 ,  5F140BG35 ,  5F140BG52 ,  5F140BG53 ,  5F140BG54 ,  5F140BH06 ,  5F140BH22 ,  5F140BJ01 ,  5F140BJ08 ,  5F140BK02 ,  5F140BK13 ,  5F140BK14 ,  5F140BK21 ,  5F140BK22 ,  5F140BK34 ,  5F140BK35 ,  5F140CF04
引用特許：
出願人引用 (12件)
全件表示
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM