半導体装置及びその製造方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：前田弘 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-216869
公開番号（公開出願番号）：特開2002-033460
出願日： 2000年07月18日
公開日（公表日）： 2002年01月31日
要約：

【要約】【課題】容量素子にテンサイルストレスが加わるようにして、容量絶縁膜を構成する強誘電体膜又は高誘電体膜に自発分極が十分に現われるようにし、これによって、容量素子の特性を向上させる。【解決手段】半導体基板100上の絶縁膜103の上に、容量下部電極104、容量絶縁膜105及び容量上部電極106からなる容量素子を形成した後、容量素子を覆うようにシリコン酸化膜111を形成する。次に、オゾンTEOS法により、シリコン酸化膜111の上に保護膜としてのオゾンTEOS膜107を堆積した後、該オゾンTEOS膜107に対して熱処理を行なう。次に、オゾンTEOS膜107の上に下層の金属配線108を形成した後、該下層の金属配線108の上に層間絶縁膜109を堆積する。

請求項（抜粋）：

半導体基板上に順次形成された、容量下部電極、高誘電体膜又は強誘電体膜からなる容量絶縁膜及び容量上部電極からなる容量素子と、前記容量素子を覆うように形成されたオゾンTEOS膜からなる保護膜と、前記保護膜の上に形成された配線層と、前記配線層を覆うように形成された層間絶縁膜とを備えていることを特徴とする半導体装置。

IPC (4件)：

H01L 27/105 , C23C 16/40 , H01L 21/316 , H01L 21/318

FI (6件)：

C23C 16/40 , H01L 21/316 X , H01L 21/316 M , H01L 21/318 C , H01L 21/318 A , H01L 27/10 444 B

Fターム (40件)：

4K030AA06 , 4K030AA14 , 4K030BA35 , 4K030BA40 , 4K030BA44 , 4K030DA08 , 4K030DA09 , 4K030FA01 , 4K030JA06 , 4K030KA30 , 4K030LA02 , 5F058BA04 , 5F058BA07 , 5F058BA10 , 5F058BA20 , 5F058BD02 , 5F058BD03 , 5F058BD09 , 5F058BD15 , 5F058BF07 , 5F058BF25 , 5F058BF29 , 5F058BF73 , 5F058BF74 , 5F058BH03 , 5F058BJ01 , 5F058BJ02 , 5F083FR02 , 5F083GA21 , 5F083JA05 , 5F083JA06 , 5F083JA14 , 5F083JA17 , 5F083JA36 , 5F083JA38 , 5F083JA39 , 5F083JA40 , 5F083NA08 , 5F083PR22 , 5F083PR33

引用特許：

審査官引用 (9件)

半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平9-293046 出願人：松下電子工業株式会社
半導体装置における絶縁膜形成方法及びCVD装置
公報種別：公開公報出願番号：特願平5-283968 出願人：ソニー株式会社
半導体装置の製造方法
公報種別：公開公報出願番号：特願平10-216649 出願人：株式会社東芝

全件表示

前のページに戻る