特許
J-GLOBAL ID:200903045028758188

半導体集積回路装置

発明者:
出願人/特許権者:
代理人 (1件): 高田 守 (外4名)
公報種別:公開公報
出願番号(国際出願番号):特願平7-271574
公開番号(公開出願番号):特開平9-116417
出願日: 1995年10月19日
公開日(公表日): 1997年05月02日
要約:
【要約】【課題】 スタンバイ状態においては論理回路部と電源電圧との間に生じるリーク電流が大きく、消費電力の増大につながるという課題があった。【解決手段】 論理回路部11と第1の電源電圧(VDD)との間にpMOSトランジスタQ1、論理回路部11と第2の電源電圧(GND)との間にnMOSトランジスタを接続する。状態制御回路12がスタンバイ状態を検知したとき選択回路15はpMOSトランジスタQ1にゲート電極にVDDを昇圧した昇圧電圧VPPを入力し、選択回路16はnMOSトランジスタQ2のゲート電極にGNDを降圧した降圧電圧VBBを入力する。
請求項(抜粋):
第1の電源電圧が印加される第1の電位接点と、当該第1の電源電圧より小さい第2の電源電圧が印加される第2の電位接点との間に接続され、上記第1および第2の電源電圧により駆動されて動作するトランジスタ回路、このトランジスタ回路がアクティブ状態またはスタンバイ状態となることを示す制御信号が生成される状態制御回路、上記第1の電位接点とトランジスタ回路との間、もしくは上記第2の電位接点とトランジスタ回路との間に接続されたnチャネル型MOSトランジスタにより構成されたスイッチ回路、上記第2の電源電圧より小さい電圧を発生し出力する電圧発生回路、および、上記状態制御回路より出力される制御信号に従い、上記nチャネル型MOSトランジスタを導通させる電圧および非導通させる電圧をそのゲート電極に選択的に入力させ、当該非導通させる電圧として上記電圧発生回路より出力される電圧を当該ゲート電極に入力させる選択回路を備えたことを特徴とする半導体集積回路装置。
IPC (5件):
H03K 19/0175 ,  H01L 21/8234 ,  H01L 27/088 ,  H03K 17/16 ,  H03K 19/0948
FI (5件):
H03K 19/00 101 J ,  H03K 17/16 L ,  H01L 27/08 102 A ,  H03K 19/00 101 A ,  H03K 19/094 B
引用特許:
出願人引用 (10件)
  • 論理回路
    公報種別:公開公報   出願番号:特願平6-017744   出願人:日本電信電話株式会社
  • 特開平4-302897
  • 半導体集積回路
    公報種別:公開公報   出願番号:特願平4-294799   出願人:株式会社日立製作所, 日立デバイスエンジニアリング株式会社
全件表示

前のページに戻る