特許
J-GLOBAL ID:200903045174304954
一種の低電圧操作とフローティングゲートを持つ不揮発性フェロエレクトリックメモリー
発明者:
,
,
出願人/特許権者:
代理人 (1件):
藤野 清也 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-184383
公開番号(公開出願番号):特開2001-024071
出願日: 1999年06月29日
公開日(公表日): 2001年01月26日
要約:
【要約】【課題】 (1)低い書き込み/消去電圧(10ボルト以下)、(2)高速読み取り、そのアクセスタイムは160ナノセカンド(160 ns) 以下、(3)超大規模集積回路(VLSImemory device) に組み込みやすい構造の不揮発性メモリーの提供。【解決手段】 本発明はチタン鉛フェロエレクトリック薄膜によってゲートオキサイド(gate oxide)を作り、この薄膜の中にプラチナ(Pt)をフローティングゲートとして含ませ、そのほかに高移動度(mobility)を持つバルクチャンネル(bulk channel)電界効果形トランジスタの構造を結合させた、一種の低電圧操作・高速読み取りを行う不揮発性メモリーである。
請求項(抜粋):
フローティングゲートを持つ金属/フェロエレクトリック薄膜/同質異型の界面基板構造を持つ不揮発性メモリーで、下記の特徴を含むもの。同質異型の界面基板で、p-n界面シリコン基板を有し、フェロエレクトリック薄膜が当該同質異型の界面基板の上に設けられ、フローティングゲートを包んでおり、フローティングゲートがフェロエレクトリック薄膜内に置かれ、電荷を蓄えており、金属薄膜が当該フェロエレクトリック薄膜の上に設けられ、当該メモリーのゲートとなっており、ソース金属薄膜及びドレーン金属薄膜が、当該同質異型の界面基板の上に設けられ、且つそれぞれ当該フェロエレクトリック薄膜の両側にあってこれと接触しており、サブストレート金属薄膜が、当該同質異型の界面基板の反面に設けられていることを特徴とするメモリー。
IPC (5件):
H01L 21/8247
, H01L 29/788
, H01L 29/792
, H01L 27/115
, H01L 27/10 451
FI (3件):
H01L 29/78 371
, H01L 27/10 451
, H01L 27/10 434
Fターム (7件):
5F001AA01
, 5F001AA17
, 5F001AB02
, 5F083EP02
, 5F083EP22
, 5F083FR02
, 5F083JA01
引用特許:
審査官引用 (7件)
-
半導体記憶装置
公報種別:公開公報
出願番号:特願平6-235702
出願人:株式会社東芝
-
半導体装置およびその製造方法
公報種別:公開公報
出願番号:特願平6-290883
出願人:三菱電機株式会社
-
半導体記憶装置
公報種別:公開公報
出願番号:特願平4-023936
出願人:富士通株式会社
全件表示
引用文献:
前のページに戻る