特許
J-GLOBAL ID：200903045715090391

半導体装置の製造方法

発明者：
森谷 敦

森谷 敦 について

, 
井ノ口 泰啓

井ノ口 泰啓 について

, 
橋場 祥晶

橋場 祥晶 について


出願人/特許権者：
株式会社日立国際電気

株式会社日立国際電気 について


公報種別：公開公報
出願番号（国際出願番号）：特願2006-131405
公開番号（公開出願番号）：特開2007-305730
出願日： 2006年05月10日
公開日（公表日）： 2007年11月22日
要約：
【課題】低温で自然酸化膜または有機物等の汚染物を除去できる基板処理装置、基板処理方法、および半導体装置の製造方法を提供することにある。【解決手段】一部分にSi面が露出した基板を処理室内に搬入する工程と、前記基板を所定の温度に加熱する工程と、前記処理室内に少なくとも塩素ガスを供給し、少なくとも前記Si面の表面に存在する自然酸化膜または汚染物をエッチング処理する工程と、前記処理室内に少なくともSiを含むガスまたはSiを含むガスとGeを含むガスを供給し、前記エッチング処理が施された前記Si面の上に、SiまたはSiGeのエピタキシャル膜を成長する工程と、を有する半導体装置の製造方法。【選択図】 図3
請求項（抜粋）：
一部分にSi面が露出した基板を処理室内に搬入する工程と、 前記基板を所定の温度に加熱する工程と、 前記処理室内に少なくとも塩素ガスを供給し、少なくとも前記Si面の表面に存在する自然酸化膜または汚染物をエッチング処理する工程と、 前記処理室内に少なくともSiを含むガスまたはSiを含むガスとGeを含むガスを供給し、前記エッチング処理が施された前記Si面の上に、SiまたはSiGeのエピタキシャル膜を成長する工程と、 を有する半導体装置の製造方法。
IPC (5件)：
H01L 21/205 ,  H01L 29/78 ,  H01L 21/306 ,  C23C 16/42 ,  C23C 16/24
FI (5件)：
H01L21/205 ,  H01L29/78 301S ,  H01L21/302 102 ,  C23C16/42 ,  C23C16/24
Fターム (36件)：
4K030AA05 ,  4K030AA06 ,  4K030BA09 ,  4K030BA29 ,  4K030BA48 ,  4K030BB02 ,  4K030BB14 ,  4K030CA04 ,  4K030CA12 ,  4K030DA04 ,  4K030FA10 ,  4K030LA15 ,  5F004AA14 ,  5F004BB26 ,  5F004BD04 ,  5F004CA04 ,  5F004DA04 ,  5F004DA24 ,  5F004DB00 ,  5F004DB03 ,  5F045AB01 ,  5F045AC01 ,  5F045AC03 ,  5F045AF03 ,  5F045BB14 ,  5F045CA05 ,  5F045DP19 ,  5F045EB15 ,  5F045HA03 ,  5F140AC28 ,  5F140BA01 ,  5F140BH06 ,  5F140BH27 ,  5F140BK09 ,  5F140BK12 ,  5F140BK18
引用特許：
審査官引用 (10件)
全件表示

前のページに戻る

TOP

BOTTOM