特許
J-GLOBAL ID：200903046296852312
半導体装置及びその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願2000-271893
公開番号（公開出願番号）：特開2002-083940
出願日： 2000年09月07日
公開日（公表日）： 2002年03月22日
要約：
【要約】【課題】 MIM構造の容量素子のリーク電流増加を防止し、半導体装置の信頼性を向上させる。【解決手段】 金属膜を電極とする容量素子を有する半導体装置において、前記電極の容量素子が絶縁膜に接して金属電極が形成された第1の容量素子と、バリヤ膜に接して金属電極が形成された第2の容量素子とからなり、第2の容量素子の金属電極の膜厚を第1の容量素子の金属電極の膜厚よりも厚くする。また、その製造方法において、前記容量素子の底面部分の下部電極となる金属膜を形成する工程と、前記絶縁膜を形成する工程と、前記絶縁膜に前記金属膜の表面が露出する孔を形成する工程と、前記孔の側壁部分及び底面部分に下部電極となる金属膜を形成する工程とによって、容量素子の下部電極の底面部分の膜厚を側壁部分の膜厚よりも厚く形成する。
請求項（抜粋）：
金属膜を電極とする容量素子を有する半導体装置において、前記電極の容量素子が絶縁膜に接して金属電極が形成された第1の容量素子と、バリヤ膜に接して金属電極が形成された第2の容量素子とからなり、第2の容量素子の金属電極の膜厚を第1の容量素子の金属電極の膜厚よりも厚くしたことを特徴とする半導体装置。
IPC (2件)：
H01L 27/108
, H01L 21/8242
5F083AD24
, 5F083AD42
, 5F083AD43
, 5F083GA06
, 5F083JA06
, 5F083JA35
, 5F083JA38
, 5F083JA39
, 5F083JA40
, 5F083MA05
, 5F083MA06
, 5F083MA17
, 5F083PR33
出願人引用 (8件)
全件表示
審査官引用 (7件)
全件表示
前のページに戻る
