特許
J-GLOBAL ID：200903049264861220

半導体装置及びその製造方法

発明者：
橋本 圭司

橋本 圭司 について


出願人/特許権者：
株式会社ルネサステクノロジ

株式会社ルネサステクノロジ について


代理人 (2件)： 吉竹 英俊 ,  有田 貴弘
公報種別：公開公報
出願番号（国際出願番号）：特願2007-292958
公開番号（公開出願番号）：特開2009-123734
出願日： 2007年11月12日
公開日（公表日）： 2009年06月04日
要約：
【課題】ダイシング又はパッケージングに起因して半導体チップ内に生じるクラックがシールリングに到達するのを防止する。【解決手段】シールリング30の外部領域に該当するチップ外部領域3に於ける第1絶縁膜6内に、グローバル配線層の部分を除いて、配線層毎に、第1絶縁膜6の厚み方向に延在した密閉された空孔であるエアギャプ10を、シールリング30と並行に一列に配列することで、シールリング30の外壁の周りを1周する1本のエアギャプ構造が配置されている。ダイシング等によりチップ周縁部から発生したクラック12は、エアギャプ10により上方向にその進行方向を変えられ、その後、1本のエアギャプ構造の延在方向に沿ってチップ外部領域3の最上位置に向かって進行し、シールリング30に到達し得ない。【選択図】図4
請求項（抜粋）：
半導体基板と、 前記半導体基板の上面上に形成されたコンタクト層間絶縁膜と、 前記コンタクト層間絶縁膜の上面上に形成されており、前記コンタクト層間絶縁膜よりも低誘電率を有する第1絶縁膜と、 前記コンタクト層間絶縁膜の下面から前記第1絶縁膜の最上面に至るまでに前記コンタクト層間絶縁膜中及び前記第1絶縁膜中に前記第1絶縁膜の厚み方向に沿って形成されており、前記半導体基板上に形成される回路配線領域を周回的に取り囲むシールリングとを備える半導体チップを備えており、 前記半導体チップは、 前記第1絶縁膜の内で、前記シールリングが形成されているシールリング領域から前記半導体チップの周縁迄のチップ外部領域内に配置されており、且つ、前記第1絶縁膜の前記厚み方向に平行に延在されていると共に、密閉された空孔である、少なくとも一つのエアギャップを更に備え、 前記チップ外部領域内の前記第1絶縁膜内に前記エアギャップを挟む2つの配線を有することを特徴とする、 半導体装置。
IPC (3件)：
H01L 21/320 ,  H01L 23/52 ,  H01L 23/12
FI (2件)：
H01L21/88 S ,  H01L23/12 F
Fターム (28件)：
5F033HH09 ,  5F033HH11 ,  5F033HH12 ,  5F033JJ11 ,  5F033JJ12 ,  5F033JJ19 ,  5F033KK01 ,  5F033KK11 ,  5F033MM02 ,  5F033MM13 ,  5F033NN07 ,  5F033QQ09 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR06 ,  5F033RR09 ,  5F033RR11 ,  5F033RR12 ,  5F033RR21 ,  5F033RR29 ,  5F033SS04 ,  5F033UU05 ,  5F033VV00 ,  5F033VV01 ,  5F033XX12 ,  5F033XX17 ,  5F033XX18 ,  5F033XX19
引用特許：
出願人引用 (3件)
  • 半導体装置
    公報種別：公開公報   出願番号：特願2005-196246   出願人：株式会社ルネサステクノロジ
  • 半導体装置
    公報種別：公開公報   出願番号：特願2005-307513   出願人：株式会社ルネサステクノロジ
  • 半導体装置及び半導体装置の製造方法
    公報種別：公開公報   出願番号：特願2006-018064   出願人：セイコーエプソン株式会社
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM