特許
J-GLOBAL ID：200903049635391680
半導体基板及びその作製方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
丸島 儀一
公報種別：公開公報
出願番号（国際出願番号）：特願平8-194718
公開番号（公開出願番号）：特開平9-102594
出願日： 1996年07月24日
公開日（公表日）： 1997年04月15日
要約：
【要約】【課題】 大規模な工場で半導体部材を製造する場合に、更に低コスト化が図れる方法を提供すること。【解決手段】 シリコン基板中に導電型を制御し得る元素を拡散法により拡散させて拡散領域を形成する工程、前記拡散領域に多孔質層を形成する工程、前記多孔質層上に非多孔質単結晶層を形成する工程、前記非多孔質単結晶層と支持基板とを少なくともいずれか一方の貼り合わせ面に絶縁層を配した状態で貼り合わせる工程、及び前記多孔質層を除去する工程とを有する半導体基板の作製方法。
請求項（抜粋）：
シリコン基板中に導電型を制御し得る元素を拡散法により拡散させて拡散領域を形成する工程、前記拡散領域に多孔質層を形成する工程、前記多孔質層上に非多孔質単結晶層を形成する工程、前記非多孔質単結晶層と支持基板とを少なくともいずれか一方の貼り合わせ面に絶縁層を配した状態で貼り合わせる工程、及び前記多孔質層を除去する工程とを有することを特徴とする半導体基板の作製方法。
IPC (3件)：
H01L 27/12
, C30B 29/06 504
, H01L 21/02
H01L 27/12 B
, C30B 29/06 504 A
, H01L 21/02 B
出願人引用 (10件)
全件表示
審査官引用 (11件)
全件表示
前のページに戻る
