特許
J-GLOBAL ID：200903051331750670

半導体装置の素子分離方法

発明者：
柳 載 潤

柳 載 潤 について

, 
朴 文 漢

朴 文 漢 について

, 
安 東 浩

安 東 浩 について

, 
洪 錫 薫

洪 錫 薫 について

, 
朴 ▲けい▼ 媛

朴 ▲けい▼ 媛 について

, 
李 正 守

李 正 守 について


出願人/特許権者：
三星電子株式会社

三星電子株式会社 について


代理人 (1件)： 八田 幹雄 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-145346
公開番号（公開出願番号）：特開2003-045957
出願日： 2002年05月20日
公開日（公表日）： 2003年02月14日
要約：
【要約】【課題】 半導体装置の素子分離方法を提供する。【解決手段】 半導体基板100上の所定領域にマスク用の絶縁膜を形成し、このマスク用の絶縁膜を用いて半導体基板に所定深さのトレンチ110を形成する。マスク用の絶縁膜の側壁及びトレンチの内壁に酸化膜105、107を形成し、その上にトレンチライナー膜109を形成する。次いで、トレンチが完全に充填されるように充填用絶縁膜111を形成する。引き続きマスク用の絶縁膜を除去する。このようにトレンチ型素子分離方法において、半導体基板のトレンチエッチングの後にマスク用の絶縁膜の側壁にも酸化膜を形成することによって、トレンチの両側上部で生じ易い陥没現象を防止し、マスク絶縁膜と接する界面で生じるバーズビークタイプ酸化膜浸透現象を防止し、半導体装置の漏れ電流を減少及び抑制してスレショルド電圧特性を向上させうる。
請求項（抜粋）：
a)半導体基板上の所定領域上にマスク用の絶縁膜パターンを形成する段階と、b)前記マスク用の絶縁膜パターンを用いて前記半導体基板に所定深さのトレンチを形成する段階と、c)前記マスク用の絶縁膜パターンの表面とトレンチの内壁に酸化膜を形成する段階と、d)前記酸化膜上にトレンチライナー膜を形成する段階と、e)前記トレンチライナー膜が形成された半導体基板上の前記トレンチ内にのみ前記トレンチ充填用の絶縁膜を形成する段階と、f)前記マスク用の絶縁膜パターンを除去する段階とを含むことを特徴とする半導体装置の素子分離方法。
IPC (9件)：
H01L 21/76 ,  H01L 21/316 ,  H01L 21/8242 ,  H01L 21/8247 ,  H01L 27/105 ,  H01L 27/108 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792
FI (7件)：
H01L 21/316 S ,  H01L 21/76 L ,  H01L 27/10 434 ,  H01L 29/78 371 ,  H01L 27/10 651 ,  H01L 27/10 681 D ,  H01L 27/10 444 B
Fターム (41件)：
5F032AA35 ,  5F032AA39 ,  5F032AA44 ,  5F032AA46 ,  5F032AA49 ,  5F032AA54 ,  5F032CA17 ,  5F032DA03 ,  5F032DA04 ,  5F032DA23 ,  5F032DA24 ,  5F032DA25 ,  5F032DA33 ,  5F032DA53 ,  5F032DA78 ,  5F058BA02 ,  5F058BA06 ,  5F058BC02 ,  5F058BF55 ,  5F058BF56 ,  5F058BF60 ,  5F058BF62 ,  5F058BF63 ,  5F058BF80 ,  5F058BG02 ,  5F058BG03 ,  5F058BJ07 ,  5F083EP05 ,  5F083EP27 ,  5F083FR01 ,  5F083JA35 ,  5F083NA01 ,  5F083NA06 ,  5F083NA08 ,  5F101BA07 ,  5F101BA13 ,  5F101BA17 ,  5F101BA22 ,  5F101BA36 ,  5F101BB02 ,  5F101BD35
引用特許：
出願人引用 (8件)
全件表示
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM