特許
J-GLOBAL ID:200903051805915268

不揮発性半導体記憶装置

発明者:
出願人/特許権者:
代理人 (1件): 作田 康夫
公報種別:公開公報
出願番号(国際出願番号):特願2000-345455
公開番号(公開出願番号):特開2002-150785
出願日: 2000年11月08日
公開日(公表日): 2002年05月24日
要約:
【要約】【課題】不揮発性半導体記憶装置の消去動作において、その収束度を高め、消去が高速に行えるようにする。【解決手段】ワード線毎にワードラッチ回路を儲け、選択ブロック中でワード線毎にしきい値管理を行なう。ラッチ回路は複数のワード線で共有し、占有面積を低減する。書戻し電圧は、完成した不揮発メモリ個別に設定し、不揮発メモリのブート領域に格納し、電源投入の度に再認識させる。
請求項(抜粋):
複数のメモリセルがそれぞれ接続される複数のワード線と、上記複数のワード線のうち、消去対象とするワード線群を選択するデコーダと、 上記デコーダによって選択された上記ワード線群のいずれか一本を選択するラッチ回路とを有し、上記消去対象とするワード線群に対して所定の電圧を印加して、メモリセルのしきい値電圧を第1のしきい値電圧から第2のしきい値電圧に向けて変化させる第1の消去動作を行い、上記第1の消去動作が行われたワード線群に対してベリファイ動作を行い上記ラッチ回路により消去不十分なメモリセルを含むワード線を選択し、上記選択されたワード線に対して第2の消去動作を行う不揮発性半導体記憶装置。
IPC (2件):
G11C 16/06 ,  G11C 16/02
FI (5件):
G11C 17/00 633 Z ,  G11C 17/00 612 B ,  G11C 17/00 612 E ,  G11C 17/00 612 D ,  G11C 17/00 632 C
Fターム (9件):
5B025AA03 ,  5B025AB01 ,  5B025AC01 ,  5B025AD02 ,  5B025AD03 ,  5B025AD04 ,  5B025AD08 ,  5B025AE05 ,  5B025AE08
引用特許:
審査官引用 (7件)
全件表示

前のページに戻る