特許
J-GLOBAL ID:200903054330410998
電界効果半導体装置及びその製造方法
発明者:
出願人/特許権者:
代理人 (1件):
高野 則次
公報種別:公開公報
出願番号(国際出願番号):特願2007-178390
公開番号(公開出願番号):特開2009-016655
出願日: 2007年07月06日
公開日(公表日): 2009年01月22日
要約:
【課題】ノーマリオフ特性を有するHEMTを得ることが困難であった。【解決手段】HEMTを製作する時に、マスク9を伴う基板1を用意し、この上にGaNをエピタキシャル成長させて第1の半導体層(電子走行層)10を得る。マスク9の上にGaNが横方向成長することによって第1の半導体層10に溝(凹部)11が得られる。第1の半導体層10の上にAlGaNをエピタキシャル成長させて第2の半導体層(電子供給層)18を得る。第2の半導体層18に溝(凹部)19が得られる。第2の半導体層18の平坦面上にソース電極26及びドレイン電極27を形成し、溝(凹部)19の側面21,22上にゲート電極28を形成する。ノーマリ状態で第1の半導体層10に溝(凹部)11の近傍に2DEG層1が生じない。これにより、ノーマリオフ特性を有するHEMTを提供できる。【選択図】図6
請求項(抜粋):
2次元キャリアガス層を電流通路として使用するノーマリオフ型電界効果半導体装置の製造方法であって、
基板の主面の第1の部分と第2の部分との間の第3の部分の上に、半導体材料が成長することを阻害する性質を有する材料から成るマスクを形成する工程と、
前記基板の主面の前記第1の部分と前記第2の部分との上に第1の半導体材料をエピタキシャル成長させると共に前記マスクの上に前記第1の半導体材料を横方向成長させて、前記基板の前記主面の前記第1及び第2の部分の上に配置された第1及び第2の成長部分と前記マスクの上に配置され且つ前記マスクに到達しない深さの凹部を有している第3の成長部分とを備えた第1の半導体層を得る工程と、
前記第1の半導体層の主面上に第2の半導体材料をエピタキシャル成長させて、前記第1の半導体層の主面の前記凹部に対応した凹部を有する第2の半導体層を得る工程と、
前記第1の半導体層の前記第1の成長部分と前記第2の半導体層との間のヘテロ接合に基づいて生じる2次元キャリアガス層に電気的に結合されたソース電極を形成する工程と、
前記第1の半導体層の前記第2の成長部分と前記第2の半導体層との間のヘテロ接合に基づいて生じる2次元キャリアガス層に電気的に結合されたドレイン電極を形成する工程と、
前記第2の半導体層の前記凹部の側壁上にゲート手段を形成する工程と
を備えていることを特徴とする電界効果半導体装置の製造方法。
IPC (3件):
H01L 21/338
, H01L 29/778
, H01L 29/812
FI (1件):
Fターム (21件):
5F102FA00
, 5F102GB01
, 5F102GB05
, 5F102GC01
, 5F102GC05
, 5F102GD01
, 5F102GJ02
, 5F102GJ03
, 5F102GJ04
, 5F102GK08
, 5F102GL04
, 5F102GM04
, 5F102GR01
, 5F102GR04
, 5F102GR09
, 5F102GS01
, 5F102GS08
, 5F102GT01
, 5F102GT03
, 5F102HC01
, 5F102HC02
引用特許:
出願人引用 (8件)
全件表示
審査官引用 (2件)
-
半導体装置及びその製造方法
公報種別:公開公報
出願番号:特願2005-274738
出願人:株式会社東芝
-
半導体電子装置
公報種別:公開公報
出願番号:特願2004-368800
出願人:松下電器産業株式会社
前のページに戻る