半導体基板および半導体基板の製造方法

発明者： , , , ,
出願人/特許権者： ,
代理人 (1件)：林茂則
公報種別：公開公報
出願番号（国際出願番号）：特願2008-334962
公開番号（公開出願番号）：特開2009-177169
出願日： 2008年12月26日
公開日（公表日）： 2009年08月06日
要約：

【課題】安価な、また、放熱特性に優れたSi基板を用いて、良質なGaAs系の結晶薄膜を得る。【解決手段】単結晶Siの基板と、基板の上に形成され、開口領域を有する絶縁層と、開口領域の基板上にエピタキシャル成長されたGe層と、Ge層の上にエピタキシャル成長されたGaAs層と、を備え、Ge層は、超高真空の減圧状態にできるCVD反応室に基板を導入し、原料ガスを熱分解できる第1温度で第1のエピタキシャル成長を実施し、第1温度より高い第2温度で第2のエピタキシャル成長を実施し、第1および第2のエピタキシャル成長を実施したエピタキシャル層をGeの融点に達しない第3温度で第1のアニールを実施し、第3温度より低い第4温度で第2のアニールを実施して形成された半導体基板を提供する。【選択図】図1

請求項（抜粋）：

単結晶Siの基板と、前記基板の上に形成され、開口領域を有する絶縁層と、前記開口領域の前記基板上にエピタキシャル成長されたGe層と、前記Ge層の上にエピタキシャル成長されたGaAs層と、を備え、前記Ge層は、超高真空の減圧状態にできるCVD反応室に前記基板を導入し、原料ガスを熱分解できる第1温度で第1のエピタキシャル成長を実施し、前記第1温度より高い第2温度で第2のエピタキシャル成長を実施し、前記第1および第2のエピタキシャル成長を実施したエピタキシャル層をGeの融点に達しない第3温度で第1のアニールを実施し、前記第3温度より低い第4温度で第2のアニールを実施して形成された半導体基板。

IPC (8件)：

H01L 21/20 , H01L 21/322 , H01L 21/331 , H01L 29/737 , H01L 21/205 , H01L 21/324 , H01L 21/822 , H01L 27/082

FI (6件)：

H01L21/20 , H01L21/322 G , H01L29/72 H , H01L21/205 , H01L21/324 X , H01L27/08 101B

Fターム (58件)：

5F003AZ01 , 5F003BA23 , 5F003BA92 , 5F003BB01 , 5F003BB90 , 5F003BC01 , 5F003BC90 , 5F003BE01 , 5F003BE90 , 5F003BF06 , 5F003BJ06 , 5F003BM02 , 5F003BM03 , 5F003BP31 , 5F003BP32 , 5F045AA06 , 5F045AB05 , 5F045AB10 , 5F045AC01 , 5F045AC08 , 5F045AC13 , 5F045AD10 , 5F045AD11 , 5F045AD12 , 5F045AF02 , 5F045AF03 , 5F045AF20 , 5F045BB12 , 5F045CA02 , 5F045DA53 , 5F045GB19 , 5F045HA16 , 5F082AA40 , 5F082BA26 , 5F082BA31 , 5F082BA35 , 5F082BC03 , 5F082CA01 , 5F082CA02 , 5F082CA03 , 5F082CA06 , 5F082EA22 , 5F082EA23 , 5F082EA45 , 5F152LL03 , 5F152LL05 , 5F152LN03 , 5F152LN05 , 5F152LN21 , 5F152LN32 , 5F152MM07 , 5F152NN03 , 5F152NN27 , 5F152NP04 , 5F152NP13 , 5F152NQ05 , 5F152NQ06 , 5F152NQ17

引用特許：

審査官引用 (10件)

特開昭61-135115
特開昭61-094318
化合物半導体の結晶成長方法
公報種別：公開公報出願番号：特願平7-123259 出願人：松下電工株式会社

全件表示

引用文献：

審査官引用 (1件)

"High-quality Ge epilayers on Si with low threading-dislocation densities"

前のページに戻る