特許
J-GLOBAL ID:200903055990643339

半導体素子の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 藤巻 正憲
公報種別:公開公報
出願番号(国際出願番号):特願2004-264607
公開番号(公開出願番号):特開2006-080393
出願日: 2004年09月10日
公開日(公表日): 2006年03月23日
要約:
【課題】エピタキシャル成長法により半導体層を形成する際の加工寸法誤差を少なくすることができる半導体素子の製造方法を提供する。【解決手段】有機金属化合物を含有する感光性ペーストを塗布した後ベークして、基板1上に感光性マスク層を形成する。この感光性マスク層をフォトリソグラフィによりパターニングし、更に酸化処理又は還元処理して、基板1上に金属酸化物を主成分とするエピタキシャルマスク4を形成する。そして、基板1表面のエピタキシャルマスク4が形成されていない領域上にダイヤモンドをエピタキシャル成長させて、半導体ダイヤモンド層5a及び5bを形成する。エピタキシャルマスク4を除去した後、半導体ダイヤモンド層5a及び5b上に夫々ソース電極7及びドレイン電極8を形成すると共に、基板1表面におけるチャネル領域上にゲート絶縁膜6を介してゲート電極9を形成する。【選択図】図2
請求項(抜粋):
基板上に有機金属化合物を含有する感光性ペースト層を形成する工程と、この感光性ペースト層をフォトリソグラフィによりパターニングしてマスクを形成する工程と、前記マスクを酸化処理又は還元処理して有機物成分を除去する工程と、エピタキシャル成長法により前記基板表面の前記マスクが形成されていない領域上に半導体層を形成する工程と、前記マスクを除去する工程と、を有することを特徴とする半導体素子の製造方法。
IPC (3件):
H01L 21/205 ,  H01L 29/417 ,  H01L 29/78
FI (3件):
H01L21/205 ,  H01L29/50 M ,  H01L29/78 301S
Fターム (35件):
4M104AA01 ,  4M104AA02 ,  4M104AA03 ,  4M104AA04 ,  4M104AA05 ,  4M104AA10 ,  4M104FF27 ,  4M104GG08 ,  4M104HH14 ,  5F045AA03 ,  5F045AB07 ,  5F045AC00 ,  5F045AD12 ,  5F045AF02 ,  5F045BB13 ,  5F045BB16 ,  5F045CA05 ,  5F140AA00 ,  5F140AA40 ,  5F140BA01 ,  5F140BA02 ,  5F140BA03 ,  5F140BA04 ,  5F140BA06 ,  5F140BA07 ,  5F140BA08 ,  5F140BE01 ,  5F140BE03 ,  5F140BF01 ,  5F140BF42 ,  5F140BG03 ,  5F140BG05 ,  5F140BH06 ,  5F140BK05 ,  5F140BK17
引用特許:
出願人引用 (8件)
全件表示
審査官引用 (2件)

前のページに戻る