特許
J-GLOBAL ID：200903056593709990
半導体装置およびその製造方法
発明者：
,
,
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
高橋 明夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-196976
公開番号（公開出願番号）：特開平11-040775
出願日： 1997年07月23日
公開日（公表日）： 1999年02月12日
要約：
【要約】【課題】 ダイナミック・ランダム・アクセス・メモリセルを有する情報記憶部と、情報処理部とを有した半導体装置に対して、より高集積度を実現すると共に、リフレッシュ特性の向上と情報処理部の高速化の要請を満足させる。【解決手段】 溝型素子分離方法を用い、且つメモリセルトランジスタのゲート絶縁膜を情報処理部のトランジスタのゲート酸化膜より実効的に厚くして、メモリセルトランジスタのしきい値電圧を確保しながら基板濃度の低濃度化を実現する。加えて完全空乏化する低濃度拡散層を設ければより効果的である。【効果】 メモリセルの情報保持時間を飛躍的に長くできる。この為、メモリのリフレッシュ特性を大幅に向上できる。
請求項（抜粋）：
ダイナミック・ランダム・アクセス・メモリセルを有する情報記憶部と、情報処理部とを少なくとも有し、少なくとも前記ダイナミック・ランダム・アクセス・メモリセルは溝型分離された絶縁ゲート型トランジスタを有し、溝型分離されたこの絶縁ゲート型トランジスタのソースまたはドレインとなる不純物拡散領域のゲート電極との境界部分に対応するゲート絶縁膜の膜厚が、前記情報処理部が有する絶縁ゲート型トランジスタのソースまたはドレインとなる不純物拡散領域のゲート電極との境界部分に対応するゲート絶縁膜の膜厚より大きいことを特徴とする半導体装置。
IPC (3件)：
H01L 27/108
, H01L 21/8242
, H01L 29/78
H01L 27/10 671 Z
, H01L 27/10 681 D
, H01L 29/78 301 R
出願人引用 (11件)
全件表示
審査官引用 (9件)
全件表示
前のページに戻る
