特許
J-GLOBAL ID：200903063991430498

半導体装置

発明者：
高橋 信明

高橋 信明 について


出願人/特許権者：
NECエレクトロニクス株式会社

NECエレクトロニクス株式会社 について


代理人 (1件)： 速水 進治
公報種別：公開公報
出願番号（国際出願番号）：特願2004-059885
公開番号（公開出願番号）：特開2005-251953
出願日： 2004年03月03日
公開日（公表日）： 2005年09月15日
要約：
【課題】配線接続の自由度が高く、薄型化された多段チップ積層構造を備える半導体装置を提供する。【解決手段】基板102と、基板102の上部に設けられた下側の半導体チップ104と、下側の半導体チップ104の上部に設けられた上側の半導体チップ106と、下側の半導体チップ104と上側の半導体チップ106との間に設けられ、下側の半導体チップ104の外周縁よりも外方向へ張り出した張出部分を有する再配線付シリコンスペーサー108と、を備える半導体装置100を提供する。再配線付シリコンスペーサー108の張出部分に設けられた第二の電極パッド118a,118bと、下側の半導体チップ104に設けられた第一の電極パッド114a,114bとは、再配線付シリコンスペーサー108の貫通電極128a,128bを含む配線により接続される。【選択図】図1
請求項（抜粋）：
基板と、 前記基板の上部に設けられた第一の半導体素子と、 前記第一の半導体素子の上部に設けられた第二の半導体素子と、 前記第一の半導体素子と前記第二の半導体素子との間に設けられ、前記第一の半導体素子の外周縁よりも外方向へ張り出した張出部分を有する板状スペーサと、 を備え、 前記第一の半導体素子の上面に第一の電極パッドが設けられており、 前記スペーサは、 前記張出部分に設けられた第二の電極パッドと、 前記第一の電極パッドと前記第二の電極パッドとを接続する配線と、 を有する ことを特徴とする半導体装置。
IPC (4件)：
H01L21/60 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18
FI (2件)：
H01L21/60 301A ,  H01L25/08 Z
Fターム (2件)：
5F044AA02 ,  5F044EE20
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM