特許
J-GLOBAL ID：200903064691248627

半導体記憶装置の製造方法

発明者：
荒井 雅利

荒井 雅利 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (10件)： 前田 弘 ,  小山 廣毅 ,  竹内 宏 ,  嶋田 高久 ,  竹内 祐二 ,  今江 克実 ,  藤田 篤史 ,  二宮 克也 ,  原田 智雄 ,  井関 勝守
公報種別：公開公報
出願番号（国際出願番号）：特願2004-222977
公開番号（公開出願番号）：特開2005-150687
出願日： 2004年07月30日
公開日（公表日）： 2005年06月09日
要約：
【課題】素子分離領域に残存する保護膜により生じる論理回路部の特性の劣化を防止し、製造工程を複雑化することなく信頼性が高い半導体記憶装置を製造できるようにする。【解決手段】半導体基板101上の所定の領域に素子分離領域102を形成した後、不揮発性メモリ部のトラップ膜となるONO膜121を不揮発性メモリ部及び論理回路部に形成することにより素子分離領域102を保護する。続いて、不揮発性メモリ部の形成を行い、さらに論理回路部において周辺トランジスタのウェル形成及びしきい値電圧の調整のためのイオン注入を行った後、ONO膜121を除去し、所定の位置にゲート電極を形成する。【選択図】図1
請求項（抜粋）：
半導体基板の上に論理回路部と不揮発性メモリ部とが設けられた半導体記憶装置の製造方法であって、 前記半導体基板にトレンチ溝を形成し、形成した前記トレンチ溝に絶縁膜を埋め込むことにより、素子分離領域を形成する工程と、 前記半導体基板における前記論理回路部及び前記不揮発性メモリ部の上に絶縁性材料からなる保護膜を形成する工程と、 前記半導体基板における前記論理回路部の所定の領域に不純物イオンを選択的に導入する工程と、 前記論理回路部の上に形成した保護膜を除去する工程とを備え、 前記不純物イオンを導入する工程は、前記保護膜を除去する工程よりも前に行うことを特徴とする半導体記憶装置の製造方法。
IPC (8件)：
H01L27/10 ,  H01L21/8234 ,  H01L21/8247 ,  H01L27/08 ,  H01L27/088 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792
FI (5件)：
H01L27/10 461 ,  H01L27/08 331A ,  H01L29/78 371 ,  H01L27/10 434 ,  H01L27/08 102A
Fターム (49件)：
5F048AA07 ,  5F048AA09 ,  5F048AB01 ,  5F048AB03 ,  5F048AC01 ,  5F048BA01 ,  5F048BB05 ,  5F048BB11 ,  5F048BB12 ,  5F048BB16 ,  5F048BC06 ,  5F048BG13 ,  5F048DA23 ,  5F083EP02 ,  5F083EP18 ,  5F083EP23 ,  5F083EP55 ,  5F083EP56 ,  5F083EP65 ,  5F083EP70 ,  5F083ER22 ,  5F083GA06 ,  5F083GA21 ,  5F083GA27 ,  5F083JA04 ,  5F083NA01 ,  5F083PR03 ,  5F083PR12 ,  5F083PR21 ,  5F083PR33 ,  5F083PR36 ,  5F083PR43 ,  5F083PR53 ,  5F083ZA06 ,  5F083ZA07 ,  5F083ZA12 ,  5F101BA29 ,  5F101BA36 ,  5F101BA45 ,  5F101BB05 ,  5F101BD02 ,  5F101BD05 ,  5F101BE07 ,  5F101BH02 ,  5F101BH03 ,  5F101BH09 ,  5F101BH14 ,  5F101BH16 ,  5F101BH21
引用特許：
出願人引用 (1件) 審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM