特許
J-GLOBAL ID：200903066218608198
デュアル・ダマシン・パターニング・アプローチ
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (2件)：
河宮 治
, 石野 正弘
公報種別：公開公報
出願番号（国際出願番号）：特願2006-105610
公開番号（公開出願番号）：特開2006-295171
出願日： 2006年04月06日
公開日（公表日）： 2006年10月26日
要約：
【課題】半導体素子のビアファーストを用いたデュアル・ダマシン構造のパターニングの方法において、レジスト汚染と低k誘電体絶縁材料の損傷を避けるか、少なくとも最小にする方法を提供する。【解決手段】低k誘電体絶縁層5にエッチングによりホールを形成し、ホールにギャップ充填材料を堆積し部分的に除去する。この上に金属ハードマスク8と結像材料9を堆積し、トレンチパターンを金属ハードマスクに形成する。結像材料とギャップ充填材料を除去し、金属ハードマスクを用いて無酸素プラズマにより低k誘電体絶縁層をエッチングすることによりトレンチを形成する。トレンチとホールにバリア層と銅を堆積し平坦化する。【選択図】図1G
請求項（抜粋）：
デュアル・ダマシン構造のパターニングの方法であって、
基板の上に誘電体層(5)を堆積し、
所望ならば、この誘電体層(5)の上にキャップ層(6)を堆積し、
このキャップ層(6)と前記誘電体層(5)に第1のホールをエッチし、
前記第1のホール(14)が完全に充填されるようにギャップ充填材料を堆積し、
前記ギャップ充填材料(7)のレベルが前記誘電体層(5)のレベルまたは前記キャップ層(6)のレベルに等しくなるように、前記ギャップ充填材料(7)を部分的に除去し、
前記誘電体層(5)の上に、または、もし存在していれば前記キャップ層(6)の上に、金属ハードマスク層(8)を堆積し、
金属ハードマスク層(8)の上に、結像材料(9,10)を堆積し、
前記結像材料(9,10)の中に少なくとも1つの第1のパターンを形成し、
前記ハードマスク層(8)の中に前記パターンを転写し、
前記結像材料(9,10)を除去し、
前記ギャップ充填材料(7)を除去し、
前記誘電体層(5)において前記第1のホール(14)の上に第2のホール(11)をエッチする
方法。
IPC (2件)：
H01L 21/768
, H01L 21/306
H01L21/90 A
, H01L21/302 105A
5F004AA09
, 5F004DA00
, 5F004DA23
, 5F004DA25
, 5F004DB00
, 5F004EA05
, 5F004EB01
, 5F033HH11
, 5F033HH18
, 5F033HH21
, 5F033HH32
, 5F033HH33
, 5F033HH36
, 5F033JJ01
, 5F033JJ11
, 5F033JJ18
, 5F033JJ21
, 5F033JJ32
, 5F033JJ33
, 5F033JJ36
, 5F033KK11
, 5F033MM02
, 5F033MM12
, 5F033MM13
, 5F033NN06
, 5F033NN07
, 5F033PP27
, 5F033QQ02
, 5F033QQ09
, 5F033QQ15
, 5F033QQ16
, 5F033QQ25
, 5F033QQ27
, 5F033QQ37
, 5F033QQ48
, 5F033QQ49
, 5F033RR01
, 5F033RR21
, 5F033RR29
, 5F033SS11
, 5F033XX00
, 5F033XX21
出願人引用 (6件)
全件表示
審査官引用 (7件)
全件表示
前のページに戻る
