特許
J-GLOBAL ID：200903067017309270

半導体装置及びその製造方法

発明者：
菊池 克

菊池 克 について

, 
山道 新太郎

山道 新太郎 について

, 
川野 連也

川野 連也 について

, 
副島 康志

副島 康志 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について

, 
NECエレクトロニクス株式会社

NECエレクトロニクス株式会社 について


代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願2007-238014
公開番号（公開出願番号）：特開2009-071045
出願日： 2007年09月13日
公開日（公表日）： 2009年04月02日
要約：
【課題】微小ビアでの接続信頼性を確保した信頼性の高い半導体装置を提供すること。【解決手段】半導体基板11と、半導体基板11上に配されるとともに、少なくとも1以上の第1配線層、少なくとも1以上の第1絶縁層、及び第1ビアを有する第1配線構造体12と、第1配線構造体12上に配されるとともに、少なくとも1以上の第2配線層15、少なくとも1以上の第2絶縁層14、第2ビア16、及び第3ビア19を有する第2配線構造体17と、第2配線構造体17上に設けられた外部端子18と、を備える半導体装置において、第2配線構造体17の第2配線層15と外部端子18に接合される第2ビア16は、外部端子18側の端部に接合界面16aが配されている。【選択図】図1
請求項（抜粋）：
半導体基板と、 前記半導体基板上に配されるとともに、少なくとも1以上の第1配線層、少なくとも1以上の第1絶縁層、及び第1ビアを有する第1配線構造体と、 前記第1配線構造体上に配されるとともに、少なくとも1以上の第2配線層、少なくとも1以上の第2絶縁層、第2ビア、及び第3ビアを有する第2配線構造体と、 前記第2配線構造体上に設けられた外部端子と、 を備える半導体装置において、 前記第2配線構造体の前記第2配線層と前記外部端子に接合される前記第2ビアは、前記外部端子側の端部に接合界面が配されていることを特徴とする半導体装置。
IPC (4件)：
H01L 23/12 ,  H01L 21/60 ,  H01L 21/320 ,  H01L 23/52
FI (3件)：
H01L23/12 501P ,  H01L21/92 604M ,  H01L21/88 T
Fターム (67件)：
5F033GG02 ,  5F033HH07 ,  5F033HH08 ,  5F033HH11 ,  5F033HH13 ,  5F033HH14 ,  5F033HH17 ,  5F033HH18 ,  5F033HH19 ,  5F033HH21 ,  5F033HH22 ,  5F033HH23 ,  5F033JJ07 ,  5F033JJ08 ,  5F033JJ11 ,  5F033JJ13 ,  5F033JJ14 ,  5F033JJ17 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ21 ,  5F033JJ22 ,  5F033JJ23 ,  5F033KK07 ,  5F033KK08 ,  5F033KK11 ,  5F033KK13 ,  5F033KK14 ,  5F033KK17 ,  5F033KK18 ,  5F033KK19 ,  5F033KK21 ,  5F033KK22 ,  5F033KK23 ,  5F033MM01 ,  5F033MM08 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033NN32 ,  5F033PP06 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ00 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ14 ,  5F033QQ34 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR21 ,  5F033RR22 ,  5F033RR27 ,  5F033RR29 ,  5F033SS11 ,  5F033SS22 ,  5F033VV00 ,  5F033VV06 ,  5F033VV07 ,  5F033VV08 ,  5F033XX13 ,  5F033XX14 ,  5F033XX17 ,  5F033XX19
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM