特許
J-GLOBAL ID:200903068169610990
半導体装置の製造方法
発明者:
,
出願人/特許権者:
代理人 (4件):
平田 忠雄
, 角田 賢二
, 中村 恵子
, 遠藤 和光
公報種別:公開公報
出願番号(国際出願番号):特願2008-130568
公開番号(公開出願番号):特開2009-278039
出願日: 2008年05月19日
公開日(公表日): 2009年11月26日
要約:
【課題】微細なラインアンドスペースパターンを含むパターンを精度良く形成することのできる半導体装置の製造方法を提供する。【解決手段】本発明の一態様に係る半導体装置の製造方法は、被加工材上に芯材を形成する工程と、前記芯材の上面および側面を覆うようにアモルファス材料からなる被覆膜を形成する工程と、前記被覆膜を前記芯材の側面に位置する部分を残して除去し、前記心材の側壁に側壁マスクを形成する工程と、前記被覆膜から前記側壁マスクを形成する前または後に、熱処理を施すことにより前記側壁マスクに加工する前または後の前記被覆膜を結晶化させる工程と、前記側壁マスクを形成し、かつ前記側壁マスクに加工する前または後の前記被覆膜を結晶化させた後、前記芯材を除去する工程と、前記芯材を除去した後、前記側壁マスクをマスクとして用いて、前記被加工材をエッチング加工する工程と、を含む。【選択図】図1B
請求項(抜粋):
被加工材上に芯材を形成する工程と、
前記芯材の上面および側面を覆うようにアモルファス材料からなる被覆膜を形成する工程と、
前記被覆膜を前記芯材の側面に位置する部分を残して除去し、前記心材の側壁に側壁マスクを形成する工程と、
前記被覆膜から前記側壁マスクを形成する前または後に、熱処理を施すことにより前記側壁マスクに加工する前または後の前記被覆膜を結晶化させる工程と、
前記側壁マスクを形成し、かつ前記側壁マスクに加工する前または後の前記被覆膜を結晶化させた後、前記芯材を除去する工程と、
前記芯材を除去した後、前記側壁マスクをマスクとして用いて、前記被加工材をエッチング加工する工程と、
を含むことを特徴とする半導体装置の製造方法。
IPC (3件):
H01L 21/306
, H01L 21/321
, H01L 21/027
FI (3件):
H01L21/302 105A
, H01L21/88 C
, H01L21/30 570
Fターム (17件):
5F004AA01
, 5F004AA09
, 5F004DA26
, 5F004DB02
, 5F004DB03
, 5F004DB14
, 5F004EA03
, 5F004EA10
, 5F004EA12
, 5F004EB02
, 5F004FA01
, 5F004FA08
, 5F033QQ08
, 5F033QQ28
, 5F033VV06
, 5F033XX03
, 5F046LB09
引用特許:
出願人引用 (1件)
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願2005-119864
出願人:株式会社東芝
審査官引用 (7件)
全件表示
前のページに戻る