特許
J-GLOBAL ID：200903068819500923

統合されたメモリ・アーキテクチャにおけるアービトレーションのための方法および装置

発明者：
クロセット,スティーブ・ジェイ

クロセット,スティーブ・ジェイ について

, 
ディープ,トラング・エイ

ディープ,トラング・エイ について

, 
ガンディ,ウィッシュウェッシュ

ガンディ,ウィッシュウェッシュ について

, 
ピアッザ,トーマス・エイ

ピアッザ,トーマス・エイ について

, 
スリニヴァス,アジャ

スリニヴァス,アジャ について

, 
トリュー,トゥオン・ピイ

トリュー,トゥオン・ピイ について


出願人/特許権者：
インテル・コーポレーション

インテル・コーポレーション について


代理人 (1件)： 山川 政樹
公報種別：公表公報
出願番号（国際出願番号）：特願2000-592741
公開番号（公開出願番号）：特表2002-539509
出願日： 1999年12月21日
公開日（公表日）： 2002年11月19日
要約：
【要約】一実施形態によれば、メモリと、メモリに結合されたメモリ・コントローラとを含むコンピュータ・システムが開示される。メモリ・コントローラは、第1のアービトレーション・モードおよび第2のアービトレーション・モードに従って動作するためにプログラムされることができるアービトレーション・ユニットを含む。コンピュータ・システムは、またアービトレーション・ユニットに結合された第1の装置および第2の装置を含む。さらなる実施形態によれば、アービトレーション・ユニットが、第1のアービトレーション・モードに従って動作する間、メモリにアクセスするために、第1の装置が、第2の装置よりも高い優先度分類を割り当てられる。さらに、第1の装置および第2の装置が、アービトレーション・ユニットが第2のアービトレーション・モードに従って動作する間、メモリにアクセスするために、等しい優先度分類を割り当てられる。
請求項（抜粋）：
コンピュータ・システムであって、 メモリと、 前記メモリに結合されたメモリ・コントローラとを備え、前記メモリ・コントローラが、第1のアービトレーション・モードおよび第2のアービトレーション・モードに従って動作するようにプログラム可能なアービトレーション・ユニットを含む、コンピュータ・システム。
IPC (4件)：
G06F 12/00 571 ,  G06F 12/02 590 ,  G06F 13/18 510 ,  G06F 13/362 520
FI (4件)：
G06F 12/00 571 B ,  G06F 12/02 590 B ,  G06F 13/18 510 A ,  G06F 13/362 520 B
Fターム (8件)：
5B060AB19 ,  5B060CD14 ,  5B060KA03 ,  5B060KA04 ,  5B061BA01 ,  5B061BB14 ,  5B061BB23 ,  5B061BC07
引用特許：
出願人引用 (11件)
全件表示
審査官引用 (14件)
全件表示

前のページに戻る

TOP

BOTTOM