特許
J-GLOBAL ID：200903070122651804

半導体装置及びその製造方法

発明者：
八柳 俊祐

八柳 俊祐 について

, 
上原 正文

上原 正文 について

, 
安齊 勝義

安齊 勝義 について


出願人/特許権者：
三洋電機株式会社

三洋電機株式会社 について

, 
三洋半導体株式会社

三洋半導体株式会社 について


代理人 (1件)： ▲角▼谷 浩
公報種別：公開公報
出願番号（国際出願番号）：特願2007-235676
公開番号（公開出願番号）：特開2008-098624
出願日： 2007年09月11日
公開日（公表日）： 2008年04月24日
要約：
【課題】 ESD耐量を向上させたトランジスタ構造を提供することを目的とする。【解決手段】 中濃度のドレイン層10の表面に高濃度のドレイン層12を、ゲート電極7のドレイン側の端部から離間して形成する。そして、ゲート電極7と高濃度のドレイン層12との間の基板表面に、高濃度のドレイン層12を囲むようにしてP型不純物層13を形成する。異常なサージによって寄生バイポーラトランジスタ30がオンしている間、電子はソース電極15側からドレイン電極16側へと移動する。ここで、電子はP型不純物層13が形成された基板表面付近Xを避け、図4の矢印25に示すように、より深い位置からドレイン電極16側へと回り込むように分散して移動する。【選択図】 図4
請求項（抜粋）：
第1導電型の半導体層の表面に形成されたゲート絶縁膜と、 前記ゲート絶縁膜上に形成されたゲート電極と、 前記半導体層の表面に形成された第2導電型のソース層と、 前記ゲート電極のドレイン側の端部から離間し、前記半導体層の表面に形成された第2導電型の高濃度のドレイン層と、 前記ゲート電極と前記高濃度のドレイン層との間における前記半導体層の表面に、前記高濃度のドレイン層に隣接する第1導電型の不純物層とを備えることを特徴とする半導体装置。
IPC (1件)：
H01L 29/78
FI (1件)：
H01L29/78 301S
Fターム (40件)：
5F140AA32 ,  5F140AA34 ,  5F140AA38 ,  5F140AB07 ,  5F140BA01 ,  5F140BC06 ,  5F140BD19 ,  5F140BE07 ,  5F140BF01 ,  5F140BF04 ,  5F140BF44 ,  5F140BG08 ,  5F140BG12 ,  5F140BG14 ,  5F140BG28 ,  5F140BG32 ,  5F140BG37 ,  5F140BG52 ,  5F140BG53 ,  5F140BH08 ,  5F140BH12 ,  5F140BH15 ,  5F140BH17 ,  5F140BH30 ,  5F140BH41 ,  5F140BH42 ,  5F140BH47 ,  5F140BH49 ,  5F140BK02 ,  5F140BK05 ,  5F140BK13 ,  5F140BK20 ,  5F140BK25 ,  5F140CB01 ,  5F140CB04 ,  5F140CB08 ,  5F140CC07 ,  5F140CC08 ,  5F140DA06 ,  5F140DA08
引用特許：
出願人引用 (9件)
全件表示
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM