特許
J-GLOBAL ID：200903070681054654
回路パターンを複数の回路パターンに分離する装置および方法
発明者：
出願人/特許権者：
代理人 (3件)：
稲葉 良幸
, 大賀 眞司
, 大貫 敏史
公報種別：公開公報
出願番号（国際出願番号）：特願2007-209253
公開番号（公開出願番号）：特開2008-065320
出願日： 2007年08月10日
公開日（公表日）： 2008年03月21日
要約：
【課題】複雑な回路パターンを2つ以上のこれより複雑でないマスクに効率的かつ効果的な方法で自動的に分割する方法および装置を提供する。【解決手段】ウェーハに印刷されるべき原回路パターンを複数の回路パターンに分離する方法が開示される。回路パターンデータから取得した回路パターンの多角形のエッジに関する像品質のイメージログスロープ(ILS)、正規化イメージログスロープ(NILS)、または任意の他の特徴を取得するシミュレーションを実行する。ILSレベルの基準にしたがって、適切に印刷されたエッジおよび不適切に印刷されたエッジを識別する。複数の回路パターンの各々が不適切に印刷されたエッジを有さないように、原回路パターンを複数の回路パターンに分離する。【選択図】図1
請求項（抜粋）：
ウェーハに印刷されるべき原回路パターンを複数の回路パターンに分離する方法であって、
回路パターンデータを取得するステップ、
前記回路パターンデータに基づいて、前記回路パターンにおける多角形のエッジに関する像品質情報を取得するシミュレーションを実行するステップ、
前記像品質情報に従って、前記ウェーハに適切に印刷されたエッジと不適切に印刷されたエッジとを識別するステップ、および
前記複数の回路パターンの各々が不適切に印刷されたエッジを有さないように、前記原回路パターンを複数の回路パターンに分離するステップ
を含む方法。
IPC (3件)：
G03F 1/08
, H01L 21/027
, G03F 7/20
G03F1/08 A
, G03F1/08 D
, H01L21/30 514A
, G03F7/20 521
2H095BB02
, 5F046AA05
, 5F046AA25
