特許
J-GLOBAL ID:200903072470074988
受動素子チップ内蔵型の印刷回路基板の製造方法
発明者:
,
,
,
,
,
,
出願人/特許権者:
代理人 (2件):
河宮 治
, 石井 久夫
公報種別:公開公報
出願番号(国際出願番号):特願2004-320861
公開番号(公開出願番号):特開2006-032887
出願日: 2004年11月04日
公開日(公表日): 2006年02月02日
要約:
【課題】所定の絶縁層に未貫通孔を形成し、未貫通孔の底に銅張層を残すか又は除去し、受動素子チップを実装することで、実装されたチップが未貫通孔の底から抜け出ないようにする受動素子チップ内蔵型の印刷回路基板の製造方法を提供する。 【解決手段】コア層に積層された母材に、受動素子チップ実装用の未貫通孔を形成し、前記母材の銅張層に回路パターンを形成した後、前記未貫通孔に受動素子チップを実装し、前記受動素子チップの実装された母材に、絶縁層を、あるいは絶縁層及び一側面の銅張層からなる他の母材を積層し、加熱及び加圧し、前記受動素子チップの電極と、外部との電気的接続を可能にするバイアホールを加工し、前記バイアホールに銅メッキを施し、外部に回路パターンを形成する。【選択図】図1e
請求項(抜粋):
コア層に積層された母材に、受動素子チップ実装用の未貫通孔を形成する第1段階と、
前記母材の銅張層に回路パターンを形成した後、前記未貫通孔に受動素子チップを実装し、前記受動素子チップの実装された母材に、絶縁層を、あるいは絶縁層及び一側面の銅張層からなる他の母材を積層して、加熱及び加圧する第2段階と、
前記受動素子チップの電極と、外部との電気的接続を可能にするバイアホールを形成する第3段階と、
前記バイアホールに銅メッキを施し、外部に回路パターンを形成する第4段階と、
を備えることを特徴とする、受動素子チップ内蔵型印刷回路基板の製造方法。
IPC (1件):
FI (2件):
Fターム (15件):
5E346AA04
, 5E346AA06
, 5E346AA12
, 5E346AA15
, 5E346AA22
, 5E346AA32
, 5E346AA43
, 5E346BB20
, 5E346EE06
, 5E346EE13
, 5E346FF45
, 5E346GG15
, 5E346GG28
, 5E346HH06
, 5E346HH33
引用特許:
出願人引用 (1件)
審査官引用 (9件)
全件表示
前のページに戻る