特許
J-GLOBAL ID：200903073714002409

半導体装置及びその製造方法

発明者：
松森 久和

松森 久和 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (6件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2004-178473
公開番号（公開出願番号）：特開2006-005087
出願日： 2004年06月16日
公開日（公表日）： 2006年01月05日
要約：
【課題】MOS-FETの駆動力を向上させる高性能な半導体装置及びその製造方法を提供すること。【解決手段】CMOS-FET回路を備える半導体装置において、NMOS形成領域周辺の素子分離膜(102)の一部に設けられ引張応力を有する引張応力膜(119)と、PMOS形成領域周辺の素子分離膜(102)の一部に設けられ圧縮応力を有する圧縮応力膜(120)と、の少なくとも一方を備えている。【選択図】 図6
請求項（抜粋）：
CMOS-FET回路を備える半導体装置において、 NMOS形成領域周辺の素子分離膜の一部に設けられ引張応力を有する引張応力膜と、PMOS形成領域周辺の素子分離膜の一部に設けられ圧縮応力を有する圧縮応力膜と、の少なくとも一方を備えたことを特徴とする半導体装置。
IPC (3件)：
H01L 27/08 ,  H01L 21/76 ,  H01L 29/786
FI (4件)：
H01L27/08 331A ,  H01L21/76 L ,  H01L29/78 613A ,  H01L29/78 621
Fターム (78件)：
4K030AA03 ,  4K030AA06 ,  4K030AA13 ,  4K030BA18 ,  4K030BA20 ,  4K030BA40 ,  4K030BB12 ,  4K030CA04 ,  4K030CA12 ,  4K030FA01 ,  4K030FA10 ,  4K030LA01 ,  5F032AA03 ,  5F032AA35 ,  5F032AA45 ,  5F032AA46 ,  5F032AA54 ,  5F032AA67 ,  5F032AA70 ,  5F032AA77 ,  5F032BA02 ,  5F032BA03 ,  5F032BB06 ,  5F032CA03 ,  5F032CA17 ,  5F032DA03 ,  5F032DA04 ,  5F032DA07 ,  5F032DA23 ,  5F032DA25 ,  5F032DA78 ,  5F048AA04 ,  5F048AA08 ,  5F048AC03 ,  5F048BA01 ,  5F048BB05 ,  5F048BB08 ,  5F048BB12 ,  5F048BC06 ,  5F048BE03 ,  5F048BF06 ,  5F048BF07 ,  5F048BF15 ,  5F048BF16 ,  5F048BG14 ,  5F048DA23 ,  5F048DA27 ,  5F048DA30 ,  5F110AA01 ,  5F110BB04 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110EE05 ,  5F110EE09 ,  5F110EE14 ,  5F110EE32 ,  5F110EE41 ,  5F110EE45 ,  5F110GG02 ,  5F110GG12 ,  5F110HJ13 ,  5F110HJ23 ,  5F110HK05 ,  5F110HK40 ,  5F110HL04 ,  5F110HL11 ,  5F110HL23 ,  5F110HL24 ,  5F110HM15 ,  5F110NN04 ,  5F110NN23 ,  5F110NN35 ,  5F110NN62 ,  5F110NN65 ,  5F110QQ08 ,  5F110QQ11 ,  5F110QQ19
引用特許：
出願人引用 (2件) 審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM