特許
J-GLOBAL ID：200903074193028542

半導体集積回路装置及びその試験装置

発明者：
尾崎 英晴

尾崎 英晴 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 金田 暢之 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-229629
公開番号（公開出願番号）：特開2003-043109
出願日： 2001年07月30日
公開日（公表日）： 2003年02月13日
要約：
【要約】【課題】 スキャンパス用のテスト回路を利用したディレイテストを安価に実施することが可能な半導体集積回路装置及びその試験装置を提供する。【解決手段】 被試験対象の半導体集積回路装置が着脱可能に搭載されるテストボードと、ディレイテスト用のテストクロックから、テストクロックの周期と等しいパルス間隔の2つのパルスを生成し、スキャンパステスト回路に供給する2パルス発生器とを有する構成とする。また、テストクロックの周波数を所定数倍し、2パルス発生器に供給するPLL回路をさらに有する構成とする。
請求項（抜粋）：
スキャンパス法により試験を行うためのスキャンパステスト回路を備え、該スキャンパステスト回路を利用してディレイテストが実施される半導体集積回路装置であって、外部から入力される前記ディレイテスト用のテストクロックから、該テストクロックの周期と等しいパルス間隔の2つのパルスを生成し、前記スキャンパステスト回路に供給する2パルス発生器を備えた半導体集積回路装置。
IPC (3件)：
G01R 31/28 ,  H01L 21/822 ,  H01L 27/04
FI (2件)：
G01R 31/28 G ,  H01L 27/04 T
Fターム (10件)：
2G132AA00 ,  2G132AC14 ,  2G132AG08 ,  2G132AK23 ,  2G132AL11 ,  5F038DF06 ,  5F038DT06 ,  5F038DT07 ,  5F038DT15 ,  5F038EZ20
引用特許：
審査官引用 (11件)
全件表示

前のページに戻る

TOP

BOTTOM