特許
J-GLOBAL ID：200903075112311497

半導体装置

発明者：
吉川 功

吉川 功 について


出願人/特許権者：
富士電機デバイステクノロジー株式会社

富士電機デバイステクノロジー株式会社 について


代理人 (1件)： 酒井 昭徳
公報種別：公開公報
出願番号（国際出願番号）：特願2008-128697
公開番号（公開出願番号）：特開2009-277939
出願日： 2008年05月15日
公開日（公表日）： 2009年11月26日
要約：
【課題】IGBTやダイオードなどのパワー半導体装置において、高速ターンオフとソフトスイッチングを両立させること。【解決手段】n型主半導体層31において、pチャネル層32とフィールドストップ層35の間の領域に、n型低濃度半導体層34aおよびそれよりも不純物濃度の低いn型極低濃度半導体層34bが、n型主半導体層31の第一主面に平行な方向に交互に繰り返し設けられる。n型低濃度半導体層34aは、ターンオフ時に空間電荷領域の広がりを抑制する。n型極低濃度半導体層34bは、ターンオフ時に空間電荷領域を押し広げ、電子および正孔を速く排出することによって、高速ターンオフを実現する。n型低濃度半導体層34aおよびn型極低濃度半導体層34bの配置パターンは、ゲート電極構造の配置パターンから独立している。【選択図】図1
請求項（抜粋）：
第一主面および第二主面を有し、前記第一主面に平行な方向に不純物濃度が繰り返し増減する濃度分布を有する第1導電型の主半導体層と、 前記主半導体層の前記第一主面側に設けられた第2導電型のチャネル領域と、 前記チャネル領域に設けられた第1導電型のエミッタ領域と、 前記エミッタ領域および前記チャネル領域に電気的に接続するエミッタ電極と、 前記主半導体層の、前記チャネル領域に接する第1導電型の領域と前記エミッタ領域の間で前記チャネル領域に接するゲート絶縁膜と、 前記ゲート絶縁膜に接するゲート電極と、 前記主半導体層の前記第二主面側に設けられた第2導電型のコレクタ層と、 前記コレクタ層に電気的に接続するコレクタ電極と、 前記主半導体層と前記コレクタ層の間に設けられた、前記主半導体層よりも高濃度の第1導電型フィールドストップ層と、 を備えることを特徴とする半導体装置。
IPC (4件)：
H01L 29/78 ,  H01L 29/739 ,  H01L 21/336 ,  H01L 29/861
FI (5件)：
H01L29/78 652H ,  H01L29/78 653A ,  H01L29/78 655A ,  H01L29/78 658E ,  H01L29/91 C
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (5件)
  • 半導体装置とその製造方法
    公報種別：公開公報   出願番号：特願2005-371593   出願人：株式会社豊田中央研究所, トヨタ自動車株式会社
  • 特開平4-127480
  • 特開平4-127480
全件表示

前のページに戻る

TOP

BOTTOM