特許
J-GLOBAL ID:200903075325892779

配線基板および半導体装置

発明者:
出願人/特許権者:
代理人 (2件): 稲岡 耕作 ,  川崎 実夫
公報種別:公開公報
出願番号(国際出願番号):特願2004-284681
公開番号(公開出願番号):特開2006-100552
出願日: 2004年09月29日
公開日(公表日): 2006年04月13日
要約:
【課題】半導体チップとの電気的接続のための接続電極間での短絡を防止することができる配線基板およびそれを用いた半導体装置を提供する。 【解決手段】この配線基板15は、半導体チップ3が接合される接合面15aに形成され、半導体チップ3との接続のための接続電極14と、接合面15aに形成され、接続電極14を露出させるための開口6aを有するソルダレジスト膜6と、開口6a内において接続電極14上に設けられ、接続電極14よりも固相線温度の低い低融点金属材料からなる低融点金属膜16とを含む。各開口6aは、その容積VOが、その開口6a内に配置される接続電極14の体積VPと低融点金属膜16の体積VLとの和より大きいように形成されている。【選択図】 図4
請求項(抜粋):
半導体チップがその表面を対向させて接合される配線基板であって、 半導体チップが接合される接合面に形成され、当該半導体チップとの接続のための接続電極と、 上記接合面に形成され、上記接続電極を露出させるための開口を有する絶縁膜と、 上記開口内において上記接続電極上に設けられ、上記接続電極よりも固相線温度の低い低融点金属材料からなる低融点金属部とを含むことを特徴とする配線基板。
IPC (1件):
H01L 21/60
FI (1件):
H01L21/60 311Q
Fターム (3件):
5F044KK11 ,  5F044KK14 ,  5F044LL01
引用特許:
審査官引用 (20件)
全件表示

前のページに戻る