特許
J-GLOBAL ID：200903075959434919
チップスケールパッケージ及びその形成方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
社本 一夫 (外5名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-517447
公開番号（公開出願番号）：特表2001-521288
出願日： 1998年10月19日
公開日（公表日）： 2001年11月06日
要約：
【要約】【課題】【解決手段】 フリップチップ集積回路(10)用に設計されたチップスケールパッケージ(8)は、半田隆起パッド(26)、並びに、該半田隆起パッドを下層の集積回路(10)の導電性結合パッド(18)に電気的に接続する金属再分配トレース(30)を同時に形成するため半導体ウェハ(14)の最上表面に再分配金属層を備える。パターン形成された不動態化層(32)が、再分配金属層(30)に適用される。下層充填材料を必要とすることなくチップスケールパッケージ(8)を回路基板又は他の基板に取り付けるため、比較的大きな延性半田ボール(28)が半田隆起パッド(26)に配置されている。半導体ウェハの裏側(16)は、操作中の機械的強度を確保するためコーティング(34)で保護することができる。ウェハ加工処理レベルでこのようなチップスケールパッケージを形成するための方法も開示される。
請求項（抜粋）：
チップスケール(8)パッケージにして、 a.前面(12)及び反対側の後面(16)とを有する半導体チップ(ダイ)上に形成された集積回路(10)であって、該半導体チップは、該集積回路と電気的な相互配線を形成するために、その前面に複数の導電結合パッド(18,20)を含む、集積回路と、 b.前記半導体チップの前面(12)上に形成されたパターン化された金属層(30)であって、該パターン化された金属層は、前記半導体チップ上に複数のはんだバンプパッド(26)を提供し、また該パターン化された金属層は、前記導電結合パッドを前記複数のはんだバンプパッドに電気的に結合する、金属層と、 c.複数の延性はんだボール(28)であって、該延性はんだボールの各々は対応するはんだバンプパッドの一つに固定され、また該延性はんだボールの各々は略球形の形状を有し、少なくとも9ミル(0.009インチ)の直径を有する、延性はんだボールとの組み合わせからなる、延性はんだボールとを具備する、チップスケールパッケージ。
IPC (2件)：
H01L 23/12 501
, H01L 21/3205
H01L 23/12 501 P
, H01L 21/88 T
5F033HH07
, 5F033HH08
, 5F033HH11
, 5F033HH18
, 5F033MM08
, 5F033PP15
, 5F033QQ73
, 5F033QQ75
, 5F033RR21
, 5F033RR22
, 5F033SS21
, 5F033VV07
, 5F033WW01
, 5F033WW04
, 5F033XX34
