特許
J-GLOBAL ID:200903076075567776
歪シリコンSOI基板の製造方法
発明者:
,
,
,
,
,
,
,
出願人/特許権者:
代理人 (1件):
須田 正義
公報種別:公開公報
出願番号(国際出願番号):特願2003-157398
公開番号(公開出願番号):特開2004-363197
出願日: 2003年06月02日
公開日(公表日): 2004年12月24日
要約:
【課題】少なくとも埋め込み酸化膜から歪シリコン層までの距離が十分に短く、かつ中間層であるSiGe層が完全に歪緩和した半導体基板の製造方法を提供する。【解決手段】SOI基板上に設定した濃度のGeを含むSiGeエピタキシャル層とシリコン薄膜とを順次エピタキシャル成長を形成した後で、SOI基板の埋め込み酸化膜とSi層との界面に水素原子を注入した後で酸化雰囲気下で所定の温度と時間で熱処理を1回以上行ない、次に酸化膜を除去した後にシリコン薄膜を形成する事を特徴とする歪シリコンSOI基板の製造方法である。【選択図】 図1
請求項(抜粋):
SOI基板上に設定した濃度のGeを含むSiGeエピタキシャル層とシリコン薄膜とを順次エピタキシャル成長を形成した後で、SOI基板の埋め込み酸化膜とSi層との界面に水素原子を注入した後で酸化雰囲気下で所定の温度と時間で熱処理を1回以上行ない、次に酸化膜を除去した後にシリコン薄膜を形成する事を特徴とする歪シリコンSOI基板の製造方法。
IPC (3件):
H01L27/12
, H01L21/20
, H01L29/786
FI (5件):
H01L27/12 E
, H01L27/12 B
, H01L21/20
, H01L29/78 618E
, H01L29/78 618B
Fターム (14件):
5F052KA01
, 5F052KB05
, 5F110AA30
, 5F110DD05
, 5F110DD13
, 5F110GG01
, 5F110GG02
, 5F110GG12
, 5F110GG19
, 5F110GG24
, 5F110GG33
, 5F110GG47
, 5F110GG52
, 5F110QQ09
引用特許:
引用文献:
前のページに戻る