特許
J-GLOBAL ID：200903077192427175

半導体装置の製造方法及び製造装置

発明者：
渡嘉敷 健

渡嘉敷 健 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 後藤 洋介 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-309819
公開番号（公開出願番号）：特開2000-138202
出願日： 1998年10月30日
公開日（公表日）： 2000年05月16日
要約：
【要約】【課題】 発塵を極力抑制して貴金属電極膜の側壁に形成される堆積物を完全に除去できる生産性の高い半導体装置の製造方法を提供すること。【解決手段】 この製造方法の場合、レジストマスクパターン25の形成工程に引き続くドライエッチング工程で半導体装置の白金電極膜24及びチタン膜23を塩素ガス及びアルゴンガスにより反応させてドライエッチング加工し、レジスト灰化工程で不要なレジストマスクパターン25を酸素ガスを用いて灰化して除去した結果、チタン膜23及び白金電極膜24の側壁に白金及び白金塩化物から成る堆積物26がフェンス状のまま残るため、ガス曝露工程でプラズマ放電を行わずにhfacガス及びアンモニアガスを灰化後の堆積物26が残ったシリコン基板21に曝露して反応させる。これにより、堆積物26がhfacと反応して飽和蒸気圧の高いPt(hfac)2 となって揮発し、完全に除去される。
請求項（抜粋）：
白金を含む白金電極上がレジストマスクで覆われて成る半導体装置における該白金電極を塩素,塩化水素,臭素,臭化水素,六弗化硫黄のうちの少なくとも一種類以上を含むガス及びアルゴンガスにより反応させてドライエッチング加工するドライエッチング工程と、前記ドライエッチング加工後の前記レジストマスクを灰化して除去するレジスト灰化工程と、三弗化燐,アンモニア,ヘキサフロロアセチルアセトンのうちの少なくとも一種類以上を含むガスを前記灰化後の前記白金電極に曝露して反応させるガス曝露工程とを含むことを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 21/3065 ,  H01L 21/027 ,  G03F 7/30 501
FI (3件)：
H01L 21/302 F ,  G03F 7/30 501 ,  H01L 21/30 572 A
Fターム (26件)：
2H096AA25 ,  2H096CA05 ,  2H096HA13 ,  2H096HA24 ,  2H096HA30 ,  5F004AA14 ,  5F004AA16 ,  5F004BA19 ,  5F004BB13 ,  5F004BB18 ,  5F004BB26 ,  5F004BC06 ,  5F004CA01 ,  5F004CA04 ,  5F004CA06 ,  5F004DA00 ,  5F004DA04 ,  5F004DA18 ,  5F004DA23 ,  5F004DA29 ,  5F004DB00 ,  5F004EA34 ,  5F004EA35 ,  5F004EB02 ,  5F046HA07 ,  5F046NA17
引用特許：
審査官引用 (9件)
全件表示

前のページに戻る

TOP

BOTTOM