特許
J-GLOBAL ID：200903079033724404

化合物半導体装置

発明者：
吉川 俊英

吉川 俊英 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (2件)： 北野 好人 ,  三村 治彦
公報種別：公開公報
出願番号（国際出願番号）：特願2008-156497
公開番号（公開出願番号）：特開2008-219054
出願日： 2008年06月16日
公開日（公表日）： 2008年09月18日
要約：
【課題】 電流コラプスを抑制するとともに、高耐圧動作が可能な化合物半導体装置及びその製造方法を提供する。【解決手段】 SiC基板10上に形成されたi-GaNバッファ層12と、i-GaNバッファ層12上に形成されたn-AlGaN電子供給層16と、n-AlGaN電子供給層16上に形成されたn-GaNキャップ層18と、n-GaNキャップ層18上に形成されたソース電極20及ドレイン電極22と、ソース電極20とドレイン電極22との間のn-GaNキャップ層18上に形成されたゲート電極26と、ソース電極20とドレイン電極22との間のn-GaNキャップ層18上に形成された第1の保護層24と、ゲート電極26とドレイン電極22との間の第1の保護層24に形成されたn-GaNキャップ層18に達する開口部28に埋め込まれ、第1の保護層24とは異なる絶縁層よりなる第2の保護層30とを有する。【選択図】 図1
請求項（抜粋）：
半導体基板上に形成されたGaN能動層と、 前記GaN能動層上に形成されたAlGaNキャリア供給層と、 前記AlGaNキャリア供給層上に形成されたGaNキャップ層と、 前記GaNキャップ層上に形成されたソース電極及ドレイン電極と、 前記ソース電極と前記ドレイン電極との間の前記GaNキャップ層上に形成されたゲート電極と、 前記ソース電極と前記ドレイン電極との間の前記GaNキャップ層上に形成された第1の保護層と、 前記ゲート電極と前記ドレイン電極との間の前記第1の保護層に形成された前記GaNキャップ層に達する開口部に埋め込まれ、前記第1の保護層とは異なる絶縁層よりなる第2の保護層と を有することを特徴とする化合物半導体装置。
IPC (3件)：
H01L 21/338 ,  H01L 29/812 ,  H01L 29/778
FI (2件)：
H01L29/80 Q ,  H01L29/80 H
Fターム (23件)：
5F102FA00 ,  5F102FA01 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ02 ,  5F102GJ10 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GM07 ,  5F102GN04 ,  5F102GQ01 ,  5F102GS01 ,  5F102GT01 ,  5F102GT03 ,  5F102GV05 ,  5F102GV06 ,  5F102GV08 ,  5F102HC01 ,  5F102HC10 ,  5F102HC11 ,  5F102HC15
引用特許：
出願人引用 (1件) 審査官引用 (9件)
全件表示

前のページに戻る

TOP

BOTTOM