特許
J-GLOBAL ID:200903080553853698

半導体装置の製造方法および半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 深見 久郎 (外4名)
公報種別:公開公報
出願番号(国際出願番号):特願2002-098214
公開番号(公開出願番号):特開2003-297855
出願日: 2002年04月01日
公開日(公表日): 2003年10月17日
要約:
【要約】【課題】 導電部とIII族半導体基板との接触抵抗が低減される半導体装置の製造方法を提供する。【解決手段】 n型窒化ガリウム基板1上に、ソース/ドレイン電極領域3を形成するためのレジストパターン2を形成する。イオンミリング装置を用い加速電圧1KV以下にてアルゴンイオン5をn型窒化ガリウム基板1に向けて照射する。次に、電子ビーム蒸着装置等を用いて金属膜を形成する。次に、リフトオフ処理を施すことによりソース/ドレイン電極を形成する。その後、ソース/ドレイン電極とn型窒化ガリウム基板1との固相反応を促進するための熱処理を施す。
請求項(抜粋):
III族窒化物半導体に電気的に接続される導電部を有する半導体装置の製造方法であって、III族窒化物半導体の表面において、導電部を形成するための導電部形成領域を設ける工程と、所定の不純物を導入することにより、前記導電部形成領域に位置する前記III族窒化物半導体表面の部分におけるドナー密度を、前記導電部形成領域以外のところに位置する前記III族窒化物半導体の表面におけるドナー密度よりも高くするための所定の処理を施す工程と、前記所定の処理を施した後に、前記導電部形成領域に導電部を形成する工程とを備えた、半導体装置の製造方法。
IPC (3件):
H01L 21/338 ,  H01L 29/778 ,  H01L 29/812
Fターム (9件):
5F102FA03 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ04 ,  5F102GL15 ,  5F102HC07 ,  5F102HC19 ,  5F102HC21
引用特許:
審査官引用 (7件)
全件表示
引用文献:
前のページに戻る